William Wu 44
- 註冊日期:2018-06-09 23:04
- 登入日期:2025-10-20 0:17
- 會員編號:3249746
- 文章積分:218
- 粉絲:2
我們學校老師是用surface+onenote在上數學課,我自己也用了wacom繪圖板和類似的win翻轉平板,繪圖板是因為我有自學一陣子畫畫才買的我那個繪圖板是小款的,雖然畫畫時能放大局部畫面板子大小是無所謂,...
更多
我記得這好像是攝影界的舊規則,好像以前是用一英寸直徑的真空管做成像的話,一定得留出玻璃的空間,所以那個一英寸的意思並不是現在cmos的尺寸
更多
我記得這好像是攝影界的舊規則,好像以前是用一英寸直徑的真空管做成像的話,一定得留出玻璃的空間,所以那個一英寸的意思並不是現在cmos的尺寸
更多
- 台积电公布3nm晶体管密度达250MTR/mm2
- ...
- 3
- 4
- 5
https://zhuanlan.zhihu.com/p/108776192翻到我很久以前看到的文章了,我講的相對有點疏漏,這裡面會比較詳細,反正目前的zen2、arm用的僅僅是利用tsmc7nm高性價比能耗比...
更多
- 台积电公布3nm晶体管密度达250MTR/mm2
- ...
- 3
- 4
- 5
我前面有打關於台積電的hp和hd cell,hp是拉開間距的設計,這樣電晶體在增大面積時會有較少干擾,所以可以比較高頻,但是會增加面積(功耗應該和閘極長度關係比較大,增加不會過於嚴重)然後我好像記得雖然amd ...
更多
- 台积电公布3nm晶体管密度达250MTR/mm2
- ...
- 3
- 4
- 5
https://buzzorange.com/techorange/2019/11/20/dennard-scaling-law-invalid/拜託大家別被他給唬弄了…雖然這裡面講到類似摩爾定律的進階版的de...
更多
- 台积电公布3nm晶体管密度达250MTR/mm2
- ...
- 3
- 4
- 5
你自己少在那邊用複製貼上的資料胡言亂語,線路密度又不完全和製程大小掛勾,台積電有 HP cell 和HD cell分別對應大面積低干擾和小面積低成本,製程工藝又不是密度越高越省電,而且密度高了還會有干擾和高溫等...
更多
好噢,那請問11代處理器的延遲怎麼辦?輕薄筆電很多ram延遲都超過80ns誒,除了能用上lpddr4高頻的高階筆電,我們筆電是不是都該買內存延遲超低的標壓處理器才能好好做普通人的文書工作啊?像是買喜傑獅的筆電裝...
更多