個人積分：160分
文章編號：20209023
個人積分：73分
文章編號：20212846
個人積分：5分
文章編號：20218905
個人積分：199分
文章編號：20263721
基本上各階快取最大的差異在於延遲(Latency).主要是因為電路布線架構的設計(電路重新充電的速度及線路的長度距離)而造成不同的延遲.基本上越靠近處理器運算核心的快取.其延遲會越低當然運算效能也會越高.但只是一味加大快取.未必就能增加運算效能.主要取決於快取命中率.而影響快取命中的最大因素在於對快取內容替換的運算方式,並由此決定每階快取最適容量.因為快取命中率降低對處理器效能造成的耗損遠比高延遲更來的嚴重.
所以..基本上還是要看處理器的核心架構設計來取捨各階快取的容量.以L1快取為例.一般分為指令快取及資料快取,置放最常用到或頻繁存取的指令及運算資料而容量上I與A的設計理念並不完全相同..I的L1容量為各核心單獨64KB(32KB+32kB)而A則為128KB(64KB+64KB).會造成這樣設計差異的原因除了處理器本身架構不同的因素外可能也與兩者間製程能力有關.由於I有能力製造大容量及低延遲的L3所以各核心小面積L1.L2獨立快取,有助於降低延遲及降低熱功耗.而A因製造工藝所限...所以.採行另一種方式.將L1,L2加大並採取互斥式記憶體架構存取模式.有助於提高快取命中,並節省L3的容量,但一旦快取資料MISS付出的成本也比較高..因為還得花時間向其他CORE尋找..-而INTEL的L1是8-way set associative的設計也不無關聯...
個人積分：400分
文章編號：20268803
個人積分：0分
文章編號：20269849
個人積分：2430分
文章編號：20271320
個人積分：84分
文章編號：20274314
