（獨家）傳NVIDIA 2028年釋單英特爾代工, 三層面解讀台積電戰略思維

14408分

11樓

個人積分：14408分

文章編號：93130853

cruiseton wrote:
（獨家）傳NVIDIA 2028年釋單英特爾代工, 三層面解讀台積電戰略思維
https://www.digitimes.com.tw/tech/dt/n/shwnws.asp?CnlID=1&Cat=40&id=0000745018_A7ULPXDF2XPVHB7474W2E
台積電先進製程、先進封裝幾乎獨霸，成為美國鎖定標的，晶片客戶同步肩負美國製造重責，由於成本與產能短缺問題，近年高度集中在台積投片生產的模式，出現了不得不轉向「多源供應、分散風險」的新策略。
近期，供應鏈傳出，除了蘋果（Apple）外，NVIDIA也暫時確立2028年登場的Feynman架構平台，將與英特爾（Intel）合作，不過，兩大廠心態相似，「量少、低階、非核心」為主要策略。希望迎合川普（Donald Trump）政府的指示，但不影響與台積電的台作關係，也就是說，雖採行雙代工模式，力求量產風險降至最低。
NVIDIA Feynman架構世代　部分尋求英特爾合作
NVIDIA除了2025年9月，宣布斥資50億美元入股英特爾後，最新規劃是會在Rubin系列的下個繼任者，也就是Feynman架構晶片，與英特爾合作。
GPU die仍由台積代工，I/O die則部分採用英特爾18A、或預定2028年量產的14A製程，視14A後續良率量產狀況而定。最後交由英特爾EMIB進行先進封裝，據了解，以最後先進封裝比重來看，英特爾最高約佔25%，台積電約75%。
供應鏈人士表示，在川普政府美國製造目標確立與關稅壓力多方下，美系晶片大廠早與英特爾研議合作，但由於18A未達客戶期待，合作時間點應會在2028年量產的14A。
對比14A、18A製程導入風險高，多數業者與英特爾的合作，係由先進封裝EMIB先行，執行長陳立武日前表示，目前有兩家客戶正在評估14A製程的具體細節。另外，也可從資本支出增幅，來判斷英特爾何時贏得客戶訂單。
供應鏈業者分析，美國製造目標面臨成本與良率挑戰，但在政治、供應鏈韌性與台積先進封裝產能受限的現實下，美系晶片大廠勢必啟動雙代工策略。
蘋果入門級處理器找上英特爾
供應鏈業者也表示，蘋果與英特爾洽談多時的合作代工產品，應是MacBook所搭載的「入門級M系列處理器」，目前由台積代工。
事實上，蘋果Mac系列自2006年起，採用英特爾x86處理器，英特爾也在2005年於美國奧勒岡州晶圓廠特為其設立「Apple Group」專屬產線。
但在2020年6月時，蘋果正式宣布推出Arm架構晶片「Apple Silicon」，Mac系列機種2年後全數轉採自研晶片，當時蘋果主要考量是擴大供應鏈掌握度，以及整合生態系，使消費者忠誠度提升。另一關鍵，就是英特爾10奈米製程延遲，恐影響了Mac新機上市。
為何蘋果3年後又重啟跟英特爾合作？
供應鏈業者透露，與其他晶片廠考量一樣，蘋果再度改變代工政策的主因，仍係川普主導下的美國製造目標與關稅衝擊。其次是成本、分散單一代工製造風險及產能短缺等因素。
台積電如何接招？　三方向盤算
目前觀察，蘋果、NVIDIA都是以代工風險最低的產品漸進式調整，與英特爾洽談合作的還有Google、微軟（Microsoft）、AWS、高通（Qualcomm）、博通（Broadcom）、超微（AMD）與Tesla等，以及掌握度最高的美國政府標案長約大單。
不過，英特爾能否符合早已習慣台積電模式的科技龍頭需求，變數仍大。
對台積來說，已預見眾多客戶會另轉往英特爾投片，儘管部分訂單分流至英特爾，但實際上對台積電是「利遠大於弊」。
業者認為，至少有三層戰略考量：
第一，可降低壟斷與監管疑慮。
第二，可釋放美國政治壓力。
第三，外溢僅是「非核心」訂單，有助於未來議價與供貨。
一方面替台積電在晶圓代工業市佔率過高，恐怕牽扯反壟斷法的疑慮有所解套。二方面，適度釋出非核心訂單，也可以減輕來自川普政府不斷釋出各種要求的壓力。三方面，台積電仍有信心穩固各大廠核心的高階晶片代工大單。
或許試過轉單其他晶圓代工廠的客戶，才會想念台積電的美好，這對於台積未來的議價、供貨，更具優勢。
NVIDIA、蘋果等業者發言體系，向來不評論供應鏈消息。

>希望迎合川普（Donald Trump）政府的指示，但不影響與台積電的台作關係

阿川也沒幾年任期也不能再連任,
先拖過再說,
讓 TSMC 再次偉大. 笑到噴淚

cruiseton

2303分

樓主

cruiseton

個人積分：2303分

文章編號：93131017

IQuit wrote:
阿川也沒幾年任期也不能再連任,
先拖過再說,
讓 TSMC 再次偉大

回不去了. 繼任者或要選總統的絕對不敢改川普

逼迫外國投資的政策, 尤其是台灣, 敢改絕對選不上挖鼻孔

川普一心要掏空台灣, 讓台灣徹底沒有價值, 美國就再也不用管了

IQuit

14408分

13樓

IQuit

個人積分：14408分

文章編號：93131039

cruiseton wrote:
回不去了. 繼任者或要選總統的絕對不敢改川普
逼迫外國投資的政策, 尤其是台灣, 敢改絕對選不上

沒有啥不可能,
阿川都能選上 2 次, 笑到噴淚

要不是受限憲法,
阿川可能當億年總統. 笑到噴淚

游戏脑力

1607分

14樓

游戏脑力

個人積分：1607分

文章編號：93131216

https://wccftech.com/sk-hynix-turns-to-intels-emib-packaging-as-tsmc-cowos-bottlenecks-squeeze-the-ai-supply-chain/

SK hynix Turns to Intel’s EMIB Packaging as TSMC CoWoS Bottlenecks Squeeze the AI Supply Chain

As the race for the AI buildout continues to intensify, a shortage in the packaging industry has led memory manufacturer SK hynix to team up with Intel for chip packaging technology. After a strong comeback under CEO Lip-Bu Tan, Intel is now aiming to expand its presence in the packaging industry. The firm and SK hynix are collaborating on 2.5D packaging technology and Intel's Embedded Multi-die Interconnect Bridge (EMIB) technology as shortages create tightness in the current packaging supply chain.
Intel & SK hynix Collaborating On EMIB Packaging As Shortages Impact 2.5D Packaging Supply Chain

Intel's EMIB packaging technology is reportedly growing to become quite popular in the industry as the demand for memory and AI chips continues to rise. A recent report suggested that Google was interested in Intel's EMIB as TSMC's CoWoS (chip-on-wafer-on-substrate) experiences supply bottlenecks. Packaging was among the first bottlenecks that emerged in the AI race, which kicked off in late 2022 and has persisted to date as manufacturers rush to add capacity and develop new technologies.
Related Story Silicon Motion CEO Warns Memory & SSD Shortages Will Drag Into 2028 as AI Firms Lock Up Supply Through Long-Term Contracts

As Taiwan's TSMC remains the world's premier contract chip manufacturer, IC designers are also seeking alternatives to its technology. One alternative is Intel's EMIB, and a report from Zdnet Korea suggests that SK hynix is working with the firm to research and develop EMIB packaging technology. These efforts are part of using EMIB as 2.5D packaging, which uses an interposer to connect the main chip die with the packaging substrate that connects the package to the circuit board.

连三星和海力士也要开始用emib封装了？

cruiseton

2303分

樓主

cruiseton

個人積分：2303分

文章編號：93132319

Q: What's TSMC package tech comparable to INTEL EMIB 2.5D? Which is better or more cost effective?

GEMINI:

在先進封裝領域，與 Intel EMIB (Embedded Multi-die Interconnect Bridge) 技術最直接對標的台積電（TSMC）技術是 CoWoS-L 以及部分的 CoWoS-R。
這兩者都屬於 2.5D 封裝，旨在解決多個晶粒（Chiplets）與高頻寬記憶體（HBM）之間的高速互連問題。

技術對比：EMIB vs. CoWoS

雖然它們的目的相同，但實現「橋接」的方式有本質上的差異：

1. 技術架構

Intel EMIB: 它是將一個極小的矽橋（Silicon Bridge）直接嵌入在有機封裝基板（Organic Substrate）中。只有在晶粒需要互連的地方才使用矽材料，其餘部分則是成本較低的基板。
TSMC CoWoS-S (傳統標準型): 使用一整塊巨大的矽中介層（Silicon Interposer），所有晶粒都放在這塊矽片上。這提供了極高的互連密度，但非常昂貴，且受到光罩尺寸（Reticle Size）的物理限制。
TSMC CoWoS-L (對標 EMIB 的技術): 這與 EMIB 最為接近。它使用局部矽互連（LSI）嵌入在重佈線層（RDL）中。這種方式結合了矽中介層的高密度與有機基板的成本優勢，專門為了處理超大型封裝（如 NVIDIA Blackwell 平台）而設計。

2. 性能與成本對比表 (2026年現況)

特性	Intel EMIB	TSMC CoWoS-S	TSMC CoWoS-L
互連機制	嵌入式矽橋 (Embedded Bridge)	全矽中介層 (Full Interposer)	局部矽互連 (Local Interposer)
成本效益	高 (僅在局部使用矽)	低 (整塊矽中介層昂貴)	中至高 (靈活度高)
互連密度	極高	最高 (行業標竿)	極高
封裝尺寸限制	擴展性極佳 (可達 8x-12x 光罩)	受限於單一中介層尺寸	優秀 (適合超大封裝)
主要客戶	Google (TPU), Meta, Intel	NVIDIA (H100/B200), AMD	NVIDIA (Blackwell 系列)

哪一個更好或更具成本效益？

成本效益 (Cost-Effectiveness)

勝出者：Intel EMIB從材料經濟學角度看，EMIB 通常比傳統的 CoWoS-S 便宜約 30%–40%。因為它不需要那一整塊巨大的矽中介層（那一塊矽片有時會佔掉整個封裝成本的很大一部分）。對於需要大面積封裝（例如集成多個 HBM 堆疊）但又想控制預算的廠商（如 AI ASIC 開發者）來說，EMIB 是非常具吸引力的「平替」方案。

性能與可靠性 (Performance & Reliability)

勝出者：TSMC CoWoS台積電的 CoWoS 擁有極高的成熟度與良率。目前台積電的 CoWoS 生產良率普遍在 98% 以上，而 Intel 的 EMIB 在 2026 年的驗證良率約為 90%。在先進封裝中，良率就是生命——因為一旦封裝失敗，裡面昂貴的 3nm 邏輯晶粒和 HBM 記憶體都會報廢。此外，台積電擁有一站式的生態系（從晶圓製造到封裝），對系統集成廠商來說風險更低。

總結建議

如果你追求極致的技術穩定性與生態支援，且預算充足（如 NVIDIA）：TSMC CoWoS 是首選。
如果你需要超大尺寸封裝，或是開發自有 ASIC 且對成本高度敏感：Intel EMIB 是目前最具威脅性的競爭者，特別是在台積電產能吃緊的 2026 年，許多廠商（如 SK Hynix 合作案）正轉向 EMIB 作為 Plan B。

游戏脑力

1607分

16樓

游戏脑力

個人積分：1607分

文章編號：93132428

cruiseton wrote:
Q: What's TSMC...(恕刪)

有一个很大的不同，cowos必须绑定台积电制程，不能用别人制程。
emib可以用别人的制程。intel甚至不需要自己制造晶片。
比如假设今天苹果要设计一款晶片。
cpu+gputile用台积电2nm，iotile用三星2nm，然后要用intel emib。
他只需要cpu+gputile上面加一个ucie协议接口， iotile加一个ucie的接口让台积电制造出来。
就可以拿去给intel 封装，intel透过硅桥把两个ucie接口连接起来就变成d2d 两者讯号就互通了。

如果是用cowos，比如苹果拿intel的18a制造cpu+gpu tile, 又用三星的2nm制造io tile。
拿去给台积电封装就没办法了。因为intel的18a 和三星的2nm没办法对齐台积电的那层硅中阶层。
这是双方物理层面的差异。不能靠设计方来解决，除非台积电写了一个图纸给intel和三星，告诉他们tile底部该怎么做来对齐他的这个硅中阶层而且每个产品的硅中阶层都不一样都是专门为那个产品定制的。这等于你设计一个晶片，要三家晶片厂深度合作来帮你完成。现实根本不可能

这样的结果就会变成只要你用台积电的封装，就要完全听他的。
如果你想要io用便宜的三星代工就没办法。emib你想怎么搭都可以，只要加入ucie这个互联协议就可以了

cruiseton

2303分

樓主

cruiseton

個人積分：2303分

文章編號：93132505

游戏脑力 wrote:有一个很大的不同，cowos...(恕刪)

這你就在胡扯了:

台積電（TSMC）確實擁有與 Intel EMIB 對標的異質整合（Heterogeneous Integration）技術，且其生態系甚至更為廣泛。

台積電將這些技術統稱為 TSMC 3DFabric™。針對你提到的「類似 EMIB」以及「整合不同廠商晶片」的需求，主要可以從以下幾個技術層面來看：

1. 對標 EMIB 的技術：InFO-L (Local Silicon Bridge)

Intel 的 EMIB 是透過在封裝基板內「埋入」一小塊矽橋（Silicon Bridge）來達成高密度的晶片互連。台積電對應的技術是 InFO-L (Integrated Fan-Out with Local Silicon Bridge)。

運作方式：它同樣使用矽橋來連接兩個晶片（如 GPU 與 HBM 記憶體），優點是比傳統的 CoWoS-S（使用整塊昂貴的矽中介層）更節省成本，且封裝尺寸更具彈性。
優勢：在需要大面積、多晶粒互連時，InFO-L 提供了類似 EMIB 的局部互連能力，同時保有台積電 InFO 技術在散熱與電性上的優勢。

2. 主流的異質整合霸主：CoWoS (Chip on Wafer on Substrate)

雖然 EMIB 很有競爭力，但目前市場上最成功的異質整合技術仍是台積電的 CoWoS。

混合節點整合：CoWoS 容許在同一個封裝內整合不同製程的晶片。例如：使用 4nm 製造的運算核心（Compute Die）與使用 7nm 製造的 I/O 晶粒（I/O Die），再加上由外部記憶體廠（如 SK Hynix、美光）提供的 HBM 記憶體。
廣泛應用：NVIDIA 的 H100/B200 以及 AMD 的 Instinct 系列，都是透過 CoWoS 將自家晶片與第三方記憶體晶片封裝在一起。

3. 能封裝「不同廠商」的晶片嗎？

技術上完全可以，但核心在於「標準」與「代工模式」。

第三方晶片整合：台積電的封裝平台（尤其是 CoWoS 和 SoIC）設計初衷就是為了「混合搭配」。最常見的案例就是 邏輯晶片（由台積電製造）+ HBM 記憶體（由 SK Hynix/三星/美光製造）。這本質上就是不同廠商、不同技術的整合。
Chiplet（小晶片）趨勢：隨著 UCIe (Universal Chiplet Interconnect Express) 等互連標準的普及，未來台積電可以更輕易地將 A 廠商設計的 N3 晶片與 B 廠商設計的 N5 晶片封裝在一起。
開放創新生態系 (OIP)：台積電透過 3DFabric 聯盟，與 EDA 工具商、記憶體廠商及封裝測試廠（OSAT）合作，確保不同廠商的晶片在設計階段就能符合其封裝規範。

台積電 vs. Intel 異質整合技術對照表

技術類型	Intel 技術	台積電對應技術	特點
局部矽橋 (2.5D)	EMIB	InFO-L	成本較低，僅在晶片邊界處互連。
矽中介層 (2.5D)	中介層 (Interposer)	CoWoS-S	目前 AI 晶片的主流，頻寬最高、技術最成熟。
主動中介層 / 3D 堆疊	Foveros	SoIC (System on Integrated Chips)	真正意義上的垂直堆疊（TSV），延遲極低。

義上的垂直堆疊（TSV），延遲極低。

總結

台積電不僅有類似 EMIB 的技術（InFO-L），更擁有目前全球產能最大、生態系最完整的 CoWoS 平台。只要各廠商的晶片符合台積電的設計規則（Design Rules）與物理標準，台積電完全有能力將不同來源的晶片「黏」在一起。
雖然 Intel 近期宣稱其 EMIB 在超大尺寸封裝與混合節點上有成本優勢，但台積電憑藉著與 Apple、NVIDIA、AMD 長期合作的量產經驗，在異質整合的良率和多樣性上目前仍處於領先地位。

游戏脑力

"只要各廠商的晶片符合台積電的設計規則（Design Rules）與物理標準“ 这个就是最大影响

2026-05-12 8:50

游戏脑力

1607分

18樓

游戏脑力

個人積分：1607分

文章編號：93132638

cruiseton wrote:
這你就在胡扯了: 台...(恕刪)

cowos是要求一开始晶片制造就必须和cowos高度配合。晶片制造厂必须根据cowos的标准来制造晶片。
设计方也必须一开始就参与进来。而整个主导权完全落在cowos方。

如果你是ic设计公司，你只是想用cowos 封装，却因为用了cowos 封装就要从一开始听台积电的你还会要用吗？
而且你还要要求比如intel 和三星配合从一开始就必须融入配合cowos的封装你不觉得这样很麻烦吗？

如果是用emib就没有这种麻烦。你只要根据ucie 协议每个die 加入ucie phy，制造厂根据你的图纸制造出来晶片后再把一些物理参数告诉intel ，intel就会配合那些特性用emib封装。而这整个过程，作为设计者你是不是更有主导权？

在半导体这个领域设计→制造→封装。封装是最下位的。
结果选用cowos封装就要变成由cowos封装者来主导。这在权力结构上是错配
emib很好扮演了封装最下位的角色，他是配合者，而不是要求设计者和制造者该怎么做。

游戏脑力

你都设计多die结构的晶片了。当然一开始就要考虑如何多die并联，所以一开始设计考虑多die结构不是必然？

2026-05-12 9:08

游戏脑力

分别是ucie是通用协议。你不需要去配合emib封装厂。而用cowos封装从一开始就必须配合基于台积电的cowos去设计和制造。除非你本来就打算用台积电制造和封装。否则根本不会考虑这样的模式。

2026-05-12 9:20

andrewchu

83分

19樓

andrewchu

個人積分：83分

文章編號：93132983

游戏脑力 wrote:cowos是要求一...(恕刪)

笑死，看來只能用魔法來打敗魔法了

這句話有什麼問題 "如果是用emib就没有这种麻烦。你只要根据ucie 协议每个die 加入ucie phy，制造厂根据你的图纸制造出来晶片后再把一些物理参数告诉intel ，intel就会配合那些特性用emib封装。而这整个过程，作为设计者你是不是更有主导权"

這句話反映了當前半導體行業中關於 Chiplet (小晶片)、UCIe 標準以及先進封裝 (如 Intel 的 EMIB) 的美好願景，但從實際的 IC 設計、製造和供應鏈管理的角度來看，這句話存在「嚴重的過度簡化」和「邏輯悖論」。

作為 IC 設計者，如果按照這句話的邏輯去運作專案，會面臨巨大的失敗風險。以下是這句話中存在的幾個核心問題：

一、製造流程與封裝設計的倒置 (最大的技術常識錯誤)

[原話描述]
「製造廠根據你的圖紙製造出來晶片後再把一些物理參數告訴intel，intel就會配合那些特性用emib封裝。」

[實際問題]
在先進封裝 (如 EMIB、TSMC CoWoS 等) 中，絕對不可能「先製造晶片，再告訴封裝廠參數來配合」。

協同設計 (Co-Design) 不可或缺：2.5D/3D 先進封裝要求在架構設計和物理設計 (Layout) 的初期，就必須引入封裝廠 (如 Intel Foundry) 的封裝設計套件 (ADK/PDK)。
微凸塊 (Micro-bump) 對齊：EMIB (嵌入式多晶片互連橋接) 的核心是一塊埋在基板裡的矽橋。您的 Die (裸片) 上的 UCIe PHY 的凸塊 (Bump) 間距、排列方式、電源地分布，必須在 Tape-out (流片) 前與 EMIB 的矽橋走線完美匹配。如果先造出晶片，再去湊封裝，物理上根本無法對齊連接。
熱力學與應力模擬：多 Die 封裝會帶來嚴重的翹曲 (Warpage) 和散熱問題。這些必須在晶片製造前，將 Die 和封裝的模型放在一起進行多物理場聯合模擬。
二、對 UCIe PHY 整合難度的嚴重低估

[原話描述]
「你只要根據ucie協議每個die加入ucie phy...」

[實際問題]
「只要加入」這四個字掩蓋了極高的工程門檻。

不僅僅是放個 IP 那麼簡單：UCIe PHY 占用極大的晶片邊緣面積 (Shoreline)，並且對電源完整性 (PI) 和訊號完整性 (SI) 要求極高。
跨廠工藝的挑戰：如果您的兩個 Die 分別來自台積電 (TSMC) 和三星 (Samsung)，哪怕都買了符合 UCIe 標準的 PHY IP，由於不同晶圓廠的工藝偏差，整合在一起時依然需要做大量的驗證工作。UCIe 解決了「語言不通」的問題，但無法消除物理層面的電氣匹配難題。
三、關於「主導權」的邏輯悖論 (商業與供應鏈問題)

[原話描述]
「而這整個過程，作為設計者你是不是更有主導權」

[實際問題]
採用 EMIB 並不會讓您獲得更多製造和封裝的主導權，反而可能帶來供應商鎖定 (Vendor Lock-in)。

綁定特定代工廠：EMIB 是 Intel 的專有技術。如果您選擇了基於 EMIB 的布線規則來設計 Die，您的後端設計就深深綁定了 Intel Foundry Services (IFS)。如果 Intel 的封裝產能不足，或者價格上漲，您很難輕易將這個設計直接平移給台積電 (使用 CoWoS-L) 或日月光 (使用 FOCoS)，因為底層的物理規則完全不同。
真正的主導權：對於 Fabless (無晶圓廠設計公司) 而言，真正的主導權在於多源供應商策略 (Multi-sourcing)。只有當封裝協議不僅在邏輯上 (UCIe) 標準化，在物理封裝形式上也標準化 (例如普通的有機基板封裝)，設計者才能在各大代工廠和 OSAT (封測代工廠) 之間遊刃有餘。
四、「沒有這種麻煩」的誤導性

[原話描述]
「如果是用emib就沒有這種麻煩。」

[實際問題]
EMIB 解決的是傳統有機基板走線密度不足的問題，以及比 TSMC CoWoS-S (全矽中介層) 成本稍低的問題，但它引入了新的麻煩：

基板內嵌矽橋的製造良率問題。
測試成本極高 (Known Good Die, KGD 測試必須非常嚴苛，否則一旦封裝，一個壞 Die 會導致整個系統報廢)。
複雜的供應鏈物流 (Die 可能在台積電造，基板在日本造，最後運到 Intel 的海外工廠封裝，週期拉長)。
────────────────────────

總結與對比 (原話理想化視角 vs 真實工程視角)

【設計流程】
理想化：串列流程 (設計晶片 -> 製造晶片 -> 告訴 Intel 參數 -> 封裝)
真實情況：並行協同設計 (獲取 Intel EMIB PDK -> 晶片與封裝聯合設計、模擬 -> 製造晶片 -> 封裝)

【IP 整合】
理想化：隨插即用 (照著協議加入 UCIe PHY 即可)
真實情況：高度客製化 (需針對特定封裝技術的 Bump Pitch 進行嚴格的物理層 Layout 與 SI/PI 驗證)

【物理匹配】
理想化：封裝廠 (Intel) 去配合晶片的特性
真實情況：相互妥協 (晶片的物理設計必須嚴格遵守封裝廠的設計規則檢查 DRC)

【主導權】
理想化：極高 (設計者掌控一切，隨便找人製造，找 Intel 封裝)
真實情況：受限 (享受了先進封裝的性能，代價是深度綁定 Intel 的生態體系，轉換成本極高)