LynnfieldShow wrote:
可惜作CPU不像P...(恕刪)
會嗎?雖然是P的....但也是明確有跡可循
因為兩顆Die留一邊大空白非常奇怪，
國外站...照片負片化轉色就可以看到電路紋路
其實原影片蘇媽手微晃就可以看到空焊處...
預測是能有16C產品
現在沒一次公佈是因為後面還有Computex吧!
至於24C...以空間來看是塞的下，
但要不要衝那麼緊繃因該是看對手!
個人積分：14582分
文章編號：71680200
個人積分：2471分
文章編號：71680376
個人積分：14582分
文章編號：71680550
個人積分：2471分
文章編號：71680737
個人積分：387分
文章編號：71680801
個人積分：2471分
文章編號：71681001
個人積分：538分
文章編號：71681374
個人積分：1902分
文章編號：71681592
個人積分：14582分
文章編號：71681609
，我記得第一個整合記憶體控制器的是AMD))
個人積分：2471分
文章編號：71681726
loki6865 wrote:
那個位置可以隨意喬...(恕刪)
哪能隨意喬= =
你貼的那張EPYC Rome不就可以看出來了？
沒有互通關係的Chiplet可以要放多近就有多近，但是那四組Chiplet組合跟I/O Die就都維持相對明顯的多的一段距離
當然理論上Chiplet跟I/O Die是放越近效能越好，但是實際上很難放得太近
這關係到Chiplet跟I/O Die之間的走線，因為這部分是有相當嚴格的限制的，包括電路走線長度等，不是想怎麼走就怎麼走
必須要符合相關的設計規範，像是某些線路必須要等長，不然可能會造成資料傳輸時的落差之類的
不然為什麼那顆EPYC Rome不全部都貼到最近，貼在一起封裝就好
這部分牽涉到電子電路的學問，我也不是這方面的專家，也很難跟你解釋啊
(確實當初第一個把記憶體控制器整合進CPU裡面的是AMD(K8)，Intel要到Nahlem(Core i系列第一代)才正式將記憶體控制器整合進CPU裡面)
