I大快還$$來
抗議抗議抗議
個人積分：0分
文章編號：5400922
個人積分：0分
文章編號：5417466
個人積分：25分
文章編號：5422305
個人積分：21分
文章編號：5423813
個人積分：0分
文章編號：5446979
個人積分：33分
文章編號：5448369
個人積分：0分
文章編號：5475509
個人積分：5分
文章編號：5482044
聯合國 wrote:
Intel的L2是重複計算L1的部份
AMD的L2則會篩選出L1處理後剩下的部份
所以AMD的L2不像Intel需要量較高。
(恕刪)
任何cache架構一定有其利以及其弊，舉例來說，AMD的Exclusive架構在L1 cache miss/L2 hit的時候，必須把L2的cache line送到L1，並把 L1的一筆cache line逐出到L2，整個過程是交換，但是在較常見的inclusive cache，則是把L2的資料複製到L1就可以了，交換 vs. 複製，電路的複雜度以及實際工作量一定是不一樣的。
另外也由於交換的限制，L1與L2的cache line大小必須是一樣的，但在inclusive cache上沒有這個限制，較大的L2 cache可以採用較大的line size，設計上多了一些彈性，tag的大小也可以減少。
與其說AMD的L2不像Intel需要量較高，不如說AMD因為exclusive的設計，對於L1的倚重較多，因此L1較大，而L2 cache在AMD是作為犧牲者快取(victim cache)的角色，存放從L1 cache踢出來的資料。
想不到這篇文又浮起來傳達一些錯誤的觀念，樓主充其量測的是Core架構以及K8架構在固定Windows環境下跑"16-bit" MS-DOS程式(執行黑箱內容的計算迴圈)時、何種架構的執行管線執行16位元計算的penalty較高或是執行效率較差，完全導不出樓主要的什麼超速論點。實驗方法錯誤、對cache基本知識錯誤加上引用資料錯誤，如果沒耐性把整篇看完的人，還會覺得樓主真的研究發現了什麼獨到之處....
個人積分：0分
文章編號：5483463
個人積分：0分
文章編號：5523215
小惡魔市集
關閉廣告