簡易說科技還沒達到目前理想值！
個人積分：6分
文章編號：55987978
個人積分：24分
文章編號：55988050
個人積分：353分
文章編號：55988090
個人積分：24分
文章編號：55988139
個人積分：576分
文章編號：55988698
個人積分：576分
文章編號：55988741
HeeroE wrote: NV是最早做大小核的, Tegra3就...(恕刪)
誰叫高通是兔子 自信贏面大
當初看到810居然只是公版架構就覺得810根本就過渡產品 結果被我猜中 還犯了前人曾經犯的錯…
只能期待820 但820又是高通新架構 真不知道到時候會不會依然慘況頻頻 就像高通第一次踏入多核架構一樣
只能說真的不能靠高通 適時跳槽或換心可以把風險降到最低 雖然當初HTC把棋子投入Nvidia Tegra3時被婊過一次
但比起現在高通不給力 又找不到其他方案還好… 現在亡羊補牢投入聯發科 但聯發科的晶片GPU不給力 又沒辦法投入nVidia 因為這家已經放棄手機市場…
如果真的不得已向三星要芯 只怕贏了裡子輸了面子 還要怕被斷貨…
個人積分：370分
文章編號：55988858
a35504804 wrote:
我也是有一樣問題為...(恕刪)
1.簡單來講 A57的效能其實看項目只比A53好50-100%,但功耗是非常多倍,所以沒必要盡量不要高頻,能用A53頂著就用A53頂,否則續航會尿崩,所以才要四顆,一顆不夠,原罪之一是ARM的A57流水線太長,導致功耗比非常糟糕,新設計的A72把流水線縮短,但主頻提高,不求同頻效能強,用高頻達成效能增長,好了問題來了,日常你享受的效能其實還是跟用A53的差異極小,甚至同樣效能續航更差,因為你的A57還是多少要用到.只有高負載的工作才明顯看出差別(比如導航),這也是為啥聯發科比較省電的關係,舉個生活中的例子,買聯發科(A53八核),就好像買台豐田車,平地跑相對省油,但上山就會喘,買A53+A57就好像買德國大CC車款,上山很輕鬆,但是你油錢就要準備多點,如果你很少上山下海就不划算
2.大小核ARM的設計原出發點是雙四核輪流用,更進一步是可以隨便調用.但聯發科搞了一個"真八核"引導了與論,不能八核全跑感覺就遜了,這坑挖得極好,逼著高通/三星都含淚往下跳,聯發科八顆都是A53所以功耗還控制得住,三星跟高通有A57就爆了,別以為這次高通慘兮兮,三星是14奈米就能全效跑,他的GPU很早就搞自主性降頻,跑分是一個效能,真實是一個性能,因為GPU是功耗比相對差的ARM MAIL系列;而CPU,你監控使用狀況也是A53滿血,A57半血,而且A53不搞到高負載,A57也動得極少,所以真實性能也沒好到哪裡去,PCMARK專測日常應用,S6大概跑5000出頭,比801AC的4000-4500分也不過效能增幅10-20%而已,當然810更爛,PCMARK的分數跟801沒啥差別,白瞎了製程從28奈米HPM升級到20奈米,只有GPU略有升;這點小米NOTE高配版的解決方式是關兩核A57,把810當成808用,這樣可以減少CPU的熱耗,減緩GPU降頻的速度
個人積分：24分
文章編號：55988861
個人積分：527分
文章編號：55988891
個人積分：81分
文章編號：55988954
我曾是 HASWELL 的產品工程師
有兩點簡短說明:
1) 自從45奈米之後, 超頻的方式就不再光是提高電壓了. 有時還得降壓. (HKMG + Strain Silicon)
2) 自 HASWELL 起, INTEL 使用 FIVR (Fixed Input Voltage Regulator)
晶片上, 每個單元都有獨立的電壓調整器. 配合動態的頻率操作來省電.
像外部的單元, 你不能更改電壓和頻率, 但可減少排流的寬度( x64 變成 x8 ). 也可進入睡眠狀態.
像內部的單元則電壓和頻率齊降.
頻率再也不是CPU性能的唯一指標
功率才是.
自從電壓調整器移入晶片中後, 電壓調整器的誤差再也不是問題!
透過測試, 每個單元可能的頻率和電壓的關係都被定義好.
每個單元, 透過電源管理, 都能在適當時候, 選擇任何一組頻率和電壓.
3組電源 offset ? 那是 INTEL 2007 年之前啟用的技術.
i7 絕對不像大大所言只有三個動作 : 起床, 睡覺, 趴下.....
每個單元都可能有 S0-S6, C0-C6. 雖然有些已經沒有用了.
想想看, 光試測試電源管理, 就有32的14次方個排列組合. (假如有32個單元的話 )
很難相信 AMD 還在用這個 offset ! AMD 也未免太可憐了吧 !
科技進步一日千里,
我真有點好奇如何用弓箭射下飛彈 ?
PapperCat wrote:
看到Z3+的文中一...(恕刪)
