華為 Kirin 9030 拆解：SMIC N+3 很強，但真正可怕的不是 32.5nm

最近 SemiAnalysis / STEEL Lab 做了一篇很有意思的拆解。
主角是華為最新的 Kirin 9030 Pro，以及背後的 SMIC N+3 製程。
很多人看到標題會很興奮：

SMIC N+3 的最小金屬間距做到 32.5nm，甚至比 Intel 18A 的 36nm 還小。

聽起來很猛。
但這裡要先冷靜一下。
這件事不是說 SMIC 已經超越 Intel，也不是說華為已經追上 Apple、Qualcomm 或 MediaTek。
真正的意思是：

中國已經可以在沒有 EUV 的情況下，用 DUV 多重曝光、DTCO、製程與設計協同，把 7nm-class 製程硬推到接近 TSMC N6 的邏輯密度。

這是很強的工程能力。
但它不是優雅的製程勝利。
它比較像是：

沒有高速公路，就用山路、便道、臨時橋，一段一段硬接起來，最後真的把貨送到了。

貨有送到。
但成本高不高？
路好不好走？
能不能每天大量送？
車子會不會壞得比較快？
這才是重點。

---

一、SMIC N+3：不是 5nm，而是 DUV 極限壓榨版 7nm

這次 Kirin 9030 Pro 用的是 SMIC N+3。
SemiAnalysis 把它定義為 SMIC 第三代 7nm-class 製程。
這個製程最大的特點是：
它不是靠 EUV。
而是靠：
DUV 多重曝光、
多重圖形化、
SAQP、
DTCO，
再加上非常複雜的設計規則。
簡單講，就是把原本 EUV 一次可以做完的事，拆成很多次 DUV 去做。
這就像原本你有一台精密雷射切割機，可以一次切出很細的圖案。
但現在你沒有那台機器。
所以你改用比較舊的工具，靠很多次對位、很多次加工、很多次修正，最後硬是做出接近的線寬。
能不能做？
可以。
但會不會辛苦？
非常辛苦。
會不會貴？
大機率很貴。
良率壓力大不大？
一定大。
所以 N+3 的意義不是「SMIC 已經追上 TSMC N3」。
而是：

SMIC 已經證明，就算沒有 EUV，也能把 DUV 製程壓榨到非常接近極限。

這是工程能力的展現。
但這不是一條輕鬆的量產道路。

---

二、32.5nm 很漂亮，但不能只看這一個數字

這次大家最容易被吸引的數字，是 32.5nm metal pitch。
這個數字很驚人，因為它甚至比 Intel 18A 公開資料裡的 36nm 更小。
但半導體製程不能只看單一數字。
就像一台車，你不能只看極速。
有些車極速很高，但油耗很差、維修很貴、彎道很不穩、每天開上下班很痛苦。
製程也是一樣。
Metal pitch 很小，代表某一層金屬佈線可以做得很密。
但真正的晶片競爭，要看的是整體：
PPA。
也就是：
Performance，效能。
Power，功耗。
Area，面積。
還要加上良率、成本、cycle time、設計規則、可靠性。
如果只看 32.5nm，會得到錯誤結論。
比較準確的說法應該是：

SMIC N+3 在局部密度上做得非常激進，但整體 PPA 還沒有追上 TSMC / Samsung / Intel 的先進節點。

這就是這篇拆解最重要的地方。

---

三、Kirin 9030：同樣面積，塞進更多東西

這次 Kirin 9030 很有意思。
它的 die size 大約還是 140 mm² 左右，跟上一代 Kirin 9020 接近。
但裡面塞了更多東西。
CPU 多了一顆 middle core。
L2 / L3 cache 變大。
GPU 從 4 組 CU 增加到 6 組。
NPU 也從 Lite + Tiny，變成 Lite + 兩個 Tiny。
這代表什麼？
代表 N+3 的密度確實有進步。
同樣大小的晶片，可以放更多邏輯、更多 cache、更多 GPU、更多 NPU。
這不是嘴巴講講。
這是真的在 die shot 裡面看得到的東西。
所以我們不能說 SMIC 沒進步。
它是真的有進步。
而且進步幅度不小。
只是問題是：

面積縮小，不代表功耗效率也同步追上。

這是華為目前最難的地方。

---

四、CPU：不是不能用，而是還差一個世代以上

Kirin 9030 的 CPU 有進步。
Prime core 頻率拉高，L2 cache 也加大。
Middle core、tiny core 也有一些微架構與效率改善。
但 SemiAnalysis 的結論很清楚：
這不是一個全新世代大躍進。
它比較像是 Kirin 9020 的 evolutionary refresh。
也就是在原本架構上，靠製程縮小、floorplan 優化、cache 加大、頻率提升，把效能再往上推。
這種做法很務實。
但也代表它還不是 Apple A 系列、Qualcomm 最新 Snapdragon、MediaTek 最新 Dimensity 那種等級的核心。
SemiAnalysis 的測試裡，Apple 的效率核心在大約 1W 左右，就能跑出比華為 prime core 更好的整數效能。
而華為 prime core 則需要高很多的功耗。
這件事說明一個殘酷現實：

華為不是做不出高階 SoC，而是要用比較大的功耗，換到接近上一代旗艦的性能。

這就是 PPA 差距。
不是有沒有晶片的問題。
而是晶片跑起來，耗多少電、發多少熱、能維持多久的問題。
手機 SoC 最怕的不是跑分不漂亮。
最怕的是：
跑一下就熱，
熱了就降頻，
降頻後體驗掉下來，
電池又消耗很快。
這才是真正的產品問題。

---

五、GPU：這次進步最大，但方法很直接

Kirin 9030 這次最有感的進步，是 GPU。
Maleoon 935 從 4 組 CU 增加到 6 組 CU。
也就是說，華為利用 N+3 帶來的面積縮小，把 GPU 規模加大。
結果也很直接：
GPU 測試提升很明顯。
有些 benchmark 甚至比上一代快七成左右。
這很合理。
因為 GPU 這種東西，在一定範圍內就是吃平行度。
你能塞更多 CU，能提供更多記憶體頻寬，能控制好功耗，它就會變快。
但這裡也要注意：
這不是說 Maleoon 935 已經追上當代最強 GPU。
它比較像是把華為自己的 GPU 從「落後很多」推進到「可以跟幾年前旗艦打一打」的程度。
這已經是很大的進步。
但還不是世界第一梯隊。
所以 GPU 這一段，我的判斷是：

這次 Kirin 9030 的 GPU 是最成功的區塊，但它的成功主要來自面積縮小後塞更多 CU，而不是單位功耗效率突然追上 Apple 或 Qualcomm。

這是很工程的做法。
也很華為。
不漂亮，但有效。

---

六、NPU：華為知道下一個戰場在哪裡

Kirin 9030 的 NPU 也變大了。
上一代是 Lite + Tiny。
這一代變成 Lite + 兩個 Tiny。
這個變化很值得注意。
因為華為很清楚，手機未來不是只比 CPU 跑分。
而是比：
拍照處理，
語音辨識，
端側 AI，
系統智慧調度，
影像生成，
即時翻譯，
個人助理，
本地模型推論。
這些東西都吃 NPU。
所以當 N+3 讓面積壓力稍微降低後，華為第一件事不是只把 CPU 做爆，而是把 GPU、NPU、cache 都加回來。
這代表它不是在做單點跑分。
它是在補整個 SoC 的系統能力。
這點很重要。
因為手機 SoC 不是 CPU。
手機 SoC 是一個小型城市。
CPU 是市政府。
GPU 是工業區。
NPU 是新興 AI 園區。
ISP 是攝影棚。
Modem 是交通網。
Memory controller 是物流中心。
只強一個區塊，沒有用。
真正的旗艦 SoC，是整座城市都要順。

---

七、封裝：Kirin 9030 還不是 LogicFolding

這次拆解也看到 Kirin 9030 的封裝。
它使用的是手機 SoC 很常見的 iPoP，也就是 integrated package-on-package。
上面是 LPDDR5X 記憶體。
下面是 SoC。
中間是 organic RDL / package 結構。
最後再透過 BGA 接到主板。
這不是 silicon interposer。
也不是 CoWoS。
也不是 SoIC。
更不是華為之前講的 LogicFolding。
所以這件事要分清楚。
Kirin 9030 是華為目前在傳統手機 SoC 路線上的成果。
LogicFolding 則比較像是下一階段。
也就是當前段製程很難繼續追 TSMC N3、N2 時，華為要用 3D 堆疊、先進封裝、STCO，把系統密度追回來。
所以不要把 Kirin 9030 跟 LogicFolding 混在一起。
比較正確的看法是：

Kirin 9030 證明華為和 SMIC 還能用傳統 SoC 路線繼續推進；但它也說明，未來如果要追更先進節點，華為一定會更依賴 LogicFolding、3D 堆疊與系統級封裝。

---

八、這篇拆解真正可怕的地方

我覺得這篇拆解最可怕的地方，不是 32.5nm。
也不是 Kirin 9030 跑分追到哪裡。
真正可怕的是：

出口管制沒有讓華為和 SMIC 停下來，它只是逼他們走上一條更貴、更難、更複雜的路。

這才是重點。
沒有 EUV，那就用 DUV 多重曝光。
製程落後，那就靠 DTCO 補。
CPU 效率不夠，那就加 cache、調架構、拉頻率。
GPU 不夠強，那就多塞 CU。
AI 要追，那就把 NPU 加回來。
前段製程追不上，那下一步就往 3D、封裝、STCO 走。
這是一個很典型的工程師思維：

沒有理想條件，那就改路線。
沒有最好的工具，那就拆問題。
沒有一次解法，那就用系統工程補回來。

這也是為什麼不能小看華為。
但同時，也不能神化華為。
因為每一個補救方法都有代價。
DUV 多重曝光的代價是成本和良率。
拉頻率的代價是功耗和熱。
加大 GPU / NPU 的代價是面積和功耗。
3D 堆疊的代價是散熱、封裝、測試、良率。
工程沒有魔法。
只有交換。

---

九、我的總結

Kirin 9030 這次拆解，可以用四句話總結。
第一，SMIC N+3 很強，但它不是製程領先，而是工程硬推。
它證明中國半導體在沒有 EUV 的情況下，仍然能用 DUV 把 7nm-class 推到非常激進的密度。
第二，Kirin 9030 是一顆很務實的 SoC。
它沒有突然變成世界第一，但它在同樣 die area 裡放進更多 CPU、GPU、NPU 和 cache，這代表設計與製程協同能力真的進步了。
第三，華為最大的短板還是功耗效率。
CPU 和 GPU 都能進步，但單位功耗下的效能，還是跟 Apple、Qualcomm、MediaTek 最新旗艦有明顯距離。
第四，這篇拆解其實是在預告下一場戰爭。
如果 SMIC 繼續缺 EUV，單靠 DUV 往下衝會越來越痛苦。
所以華為一定會更重視 LogicFolding、3D 堆疊、先進封裝、STCO。
因為未來的競爭，不會只是誰的線寬更小。
而是誰能把：
製程、
架構、
封裝、
記憶體、
散熱、
軟體、
AI workload，
全部整合成一個系統。
這就是我一直講的：

半導體的下半場，不只是製程戰。
是系統工程戰。

TSMC 有 EUV、有 N3、有 N2、有 CoWoS、有 SoIC。
Intel 有 RibbonFET、PowerVia、Foveros。
AMD 有 chiplet、3D V-Cache、MI300。
華為和 SMIC 則是在被限制的條件下，走出一條很硬、很貴、但確實能前進的路。
所以 Kirin 9030 不是中國半導體已經勝利的證明。
但它也不是一顆可以被嘲笑的晶片。
它比較像是一個訊號：

被卡住的人，沒有停下來。
他們正在用更複雜的方式，繞過原本那條路。

這才是這篇拆解真正值得看的地方。