portrait wrote:
其實這種大面積CIS die對於潔淨度要求跟傳統邏輯IC很不一樣
我覺得particle是一回事,黃光要怎麼做又是一回事..
它是用多大的光罩, 然後是stepper or scanner? 如果一張光罩沒辦法曝滿(應該沒辦法吧)..那要怎麼align?
又12" wafer的center/edge difference更大..
即使是die size很小的low-end process的logic chips都不太可能有100%的yield了
BTW..開眼界了..下次不知道是不是來一顆18" wafer只能做一顆image sensor的chip出來讓大家在開一次眼界..真的是太厲害了
folding@home 簽名檔, 請多指教
http://folding.extremeoverclocking.com/sigs/sigimage.php



























































































