AMD在Youtube上發佈的新影片揭示了此項技術的一些細節。
該技術基於台積電的SoIC。影片裏演示,AMD把晶片反過來,去掉95%的厚度,只留下5%,約20微米厚的矽片做實際的計算,然後把一個標準的L3快取放到上面。台積電的SoIC技術無需微焊接,而是將兩塊磨成完美平面的矽片直接以分子力貼合,從而將快取與核心的距離減小到原來的1/1000。

相當於把桌上的那一堆綫縮短到美女手上的那條綫一樣。
三山直文 wrote:問一下 蘋果M1上面貼合的8~16G記憶體是用這種方式做出來的嗎?
自從蘇媽在computex...(恕刪)
skiiks wrote:
問一下 蘋果M1上面(恕刪)
loki6865 wrote:
成本會增加,新技術的新品一定售價偏高,
不過Ryzen5K系列會並行販售吧,
舊品價格也有機會降低...
個人比較好奇的是,
3D堆疊技術Intel也是早有,
怎反是AMD先行用上了?
照理說 I 家自己晶圓廠要應用這種東西
應該更容易才是???