打樁機內核照片首次公開 預設頻率超4.0GHz


umts wrote:
看場籃球賽,看看林書...(恕刪)


這裡的人看的只是誰被林書豪婊了...
然後就講那些後衛都很爛怎樣的...(我比喻一下..)

也不想想自己國家沒半個人有本事站到那個球場..
那些"很爛的"後衛你是請得了他來台灣打球是嗎?
被林書豪抄球很丟臉? 被過人更是混飯吃的..
台灣人習慣的也就是這種程度的思維...

世人皆只知道看門道, 看最簡單的勝負去思考..
就像李遠哲拿個諾貝爾獎, 也不想想同樣台灣血統..
為什跑到美國會拿獎.. 在台灣就是蹲著養老等退休?
(不是說李對台灣現沒貢獻, 而是, 他不再具有當年的先進水平了...)

一種思維是很淺的思維, 就跟那些隨著偶像尖叫大叫的小妹妹一樣..
Intel測試數據好棒喔, AMD真是間垃圾公司....
但是另一種會想, 既然AMD這麼爛, 我們為什麼沒把它給收了?
不要說台灣, 美國以外技術先進大國一票, 為什麼沒人去收了它?
原因何在? 其實有雜誌是有寫專文說過x86的難搞處...
就沒有那種好像AMD什麼都很爛的語氣...

你說以閣下的資歷和程度, 該向哪一種水平看齊呢???
請跟著我們一起無視某位仁兄的回覆吧, 我比較想瞭解的是您這段評論所提到的 :

umts wrote:
Phenom II好比有6個經理各領導整數和浮點各3個員工,Bulldozer是整數8個經理各領導2個員工,浮點4個經理各領導4個員工.Bulldozer比Phenom II多近一倍的經理,員工沒事做的時間少,任務效率變高,但總員工數變少的事實,也嚴重打擊Bulldozer的效率.
得失之間,效率等於沒提升,解決方案就是拉長員工工作時數(拉高CPU時脈),但也付高功耗的代價.失策.

總的來看,Bulldozer的改進近乎一事無成,若用懶人法直接Phenom II加指令集,拉長執行管線,提高時脈,實作性能未必比Bulldozer來的差.


看很多文章跟資料總是搞不大懂 AMD 這套推土機到底玩什麼把戲, 總覺得哪個關鍵沒點破
現下大概全懂了.

這樣看來, AMD 的做法其實也是不得為之, Phenom II 的時脈已經來到 3.5GHz 上下徘徊
而且在熱量設計, 功耗設計, 以及材料等部份來說, 我猜想 AMD 應該也意識到
要把 Phenom II 一路拉到 4.0GHz 上去的話可能會陷進能耗的無底洞
一代 Phenom 初出時的 TDP 標明了 140W ,
而很打臉的事情是很多已經在市場販賣的主機板根本沒有把供電能力做到那種程度,
只好摸鼻子重出一堆貼著 140W TDP Ready 的主機板

所以他應該是抱著與其浪費一堆核心 (經理與員工小組) 用不上,
又無法短時間內有效提高單一執行單元效率的心態
乾脆先從提高現有每個核心的任務效率開始吧?

這樣說來, 推土機的潛力其實是有的, 但問題還是出在老本 : 執行單元沒有重新去改善

那這樣幾乎 AMD 的罩門就死掉了, 也難怪他必須以增加管線深度來因應...

但這樣真的是在步 Pentium 4 晚期的後塵 :

噴火龍初登場就擁有比北木大一倍的 1MB L2 快取, 進入 65nm 製程時更是再度加大到 2MB
然後時脈從工程樣板的 2.13GHz (FSB 533) 一路狂飆, 直上 3.73GHz , 一度謠傳將要突破到 4GHz

加大時脈跟快取, 管線深化, 但卻也因此讓資料不得不卡在裡面空等待
一旦資料因為分支預測的差勁必須丟掉, 空跑一趟, 重新取回再執行的耗費也更久.

老天, 現在推土機是 P4 附身了嗎?

當年的 P4 該不會也是基於跟 AMD Phenom II , 推土機類似的處境才會變成那樣的吧?



enm wrote:
這樣說來, 推土機的潛力其實是有的, 但問題還是出在老本 : 執行單元沒有重新去改善

那這樣幾乎 AMD 的罩門就死掉了, 也難怪他必須以增加管線深度來因應...
(恕刪)

我還蠻喜歡純理性的討論的 :D

我個人的淺見是
目前Bulldozer效率會差是可預期的

因為有很大的因素,在於AMD的分支預測技術本來就不如Intel
自從AMD開始丟Bulldozer的資訊出來,卻不提分支預測的革新

我就覺得很不妙....


再來是暫存器及快取效率也沒上來
不要求像Intel那種暴力的cache
AMD光弄這個module,似乎就沒明顯改進其他單元
Branch misprediction的overhead要怎麼辦?

而且人家Intel一直把舊的技術回收再利用
像HT、trace cache
當然兩家主將上台開打後,就是悲劇...



總之
我認為pipeline performance嚴重影響Bulldozer的效率

但這方面的技術
拜P4噴火龍所賜,AMD落後Intel非常多...
kamuy wrote:
我還蠻喜歡純理性的討論的 :D


這才是討論呀 :D


kamuy wrote:
而且人家Intel一直把舊的技術回收再利用
像HT、trace cache
當然兩家主將上台開打後,就是悲劇...


其實整體來講, 自從 amd 收了 DEC 那群團隊, 推出 K8 ,
跳脫 K7 舊有的 FSB , 以 HTT 及內置 MC 來提高對記憶體的存取效率
老實說是 K8 能夠成功撐住場面很長一段時間的重點.

AMD 即使在 L2 方面的效率可能較差, 但憑著更低延遲的對主記憶體存取
能夠把資料做有效的來回存放及運用

我認為這也是 AMD 在一但使用到 WinRAR 這些壓縮/解壓縮軟體
幾乎完全吃 CPU 運算與主記憶體反應的時候,
能夠保持領先 Intel 很長一段時間的優勢.

可是 AMD 在改出 HTT 這個架構算是較大變革之後, 就幾乎沒再看到什麼新的技術亮點
(指令集那些先不去談, 兩家每次更新 CPU 代數總會加料進去)
最主要的內部執行單元效率一直沒有被弄上來.

AMD 不可能沒有對其優化,
如同 Intel 認為 80% 的指令只在 20% 的硬體上實作,
AMD 一定也有對其做重組優化的動作.

---

分支預測這方面的問題在於, 準確的預測總是會有困難存在.

利用分支預測先行實行結果以進行下個指令而不是等待結果,
某程度上可以很大的短縮整體運算耗時.

一個條件分支預測或隨機分支預測, 可以是有歷史性的參照,
例如雖然他有兩條路, 但多半總是走另一條
運用這種方式進行預先列表, 分支預測的失敗丟失就可以降低

這是有極限在的, 問題在於那些不照規則來的分支預測結果.
如果一個分支預測是很少被執行的那幾乎可以先行忽略, 因為超過 80% 以上總是另一結果時

但要是碰上幾乎完全隨機的條件, 最壞打算就是 50% 機率將是錯誤的預測.

之所以說到管線深化會有不良影響
原因在於, 如果是正確的預測那總是雙贏
可是若是預測失敗, 那麼就要把整個管線內的資料指令全洗掉
浪費執行的指令與時間, 再整個重新分別獲取
管線級數越長, 可能被浪費的時間效率就越高.

AMD 絕對懂這道理,
甚至於 Pentium 4 Prescott 就實作給他們看了.

但仍看不出來 AMD 有在這方面獲得突破性發展

AMD 的主要處理器的效能增加一直是緩慢的,
如今出推土機就乾脆提高頻率加深管線來治標...

這...

某程度上, Intel 的 SB 等家族,
運用了較多簡單的執行單元去取得分支預測的大多數那面優勢.
在某些應用上的效能就有突飛猛進的感覺...

現在兩邊處理器其實效能並沒有說天差地遠的被拉開, 在某些深度運算上面
還是可以看見 AMD 並沒有落後太多, (其實推土機還可以倒贏一些回來喔!)
我猜是碰上分支預測困難的程式運作時,
兩邊要面對的問題都一樣, 所以 intel 的優化在此時並沒有吃香去哪,

可是在多數情況下, AMD 的確較難以跟上,
我猜這也是為什麼他們要去做 "硬體版本的 Hyper-Threading" 來強化對執行緒效率提升的主因吧...


上面這才叫有內容的相互討論.....

那位無限正義鋼彈又進入爆種殺紅眼模式了,中央處理器區居然不能討論處理器內部設計?相關討論不但國外論壇所在多有,連政府中央管很大的對岸相關論壇都能熱烈討論的推土機/打樁機架構,台灣的論壇居然有人認為不是AMD的人就不能討論?貽笑大方.....

bar0106 wrote:
還不知道我什麼時候開始玩硬體嗎?
跟我炫耀這個"常識"真夠瞧不起人的... 我真是啼笑皆非哪...
VIA本來只是晶片組的Design House...
連Feb都沒有...
...(恕刪)

Fab能打成Feb,上回談到平板電腦類的iPad,也能連續兩三次打成不相干的iPod,字母a跟字母e,字母a跟字母o,在鍵盤上可都隔一段距離,已經不是打錯字等級了,好一位年近40,硬體玩了一輩子的啼笑皆非大師。

既然對VIA這麼熟,可曾聽過有淵源的Symphony這家公司,有看過用Symphony晶片組的主機板?可別忙著請Google大神....
期待下一代打樁機,不過話說什麼時候會出阿?有消息嗎?

dudo313 wrote:
不好意思喔TSMC純...(恕刪)


前一陣子聯電有在做CPU

後來因為專利問題關了...

386應該是199X年的吧?
不知各位先進在前年有沒有注意到諾貝爾化學獎-石墨烯(Graphene)。
IBM那時候已經有在做研發了,想把這個導入CPU的開發,
但最後發現能高頻,但開關效果差。
只能跟矽互補。不然如果是石墨烯真能做成CPU,那就真的能讓各位成美夢了,
要100G有100G,要1000G有1000G。

但不管如何,這項技術絕對會再有突破,哪怕某一天某個小鬼把某個元素加到石墨烯的合成,
讓整個開關效果全改善了…大家美夢就真的實現。就像高溫超導體一樣…

個人還蠻看好這東西的。

附上相關新聞聯結
IBM Graphene CPU
chaiamy wrote:
不知各位先進在前年有...(恕刪)


事實上石墨烯(Graphene)是頒發在諾貝爾物理獎

Graphene主要是carrier mobility很高,除了IBM提到的問題之外.
在合成Graphene仍有大量的defect,重點defect可以輕易的破壞Graphene的電性.

別只是聽IBM說,2004年以來 Nature, Science, PRL一堆經典paper, PRB的paper更是多到頭昏.
製程上沒那麼樂觀,做成CPU之路,還早的很.

------------

高溫超導體也不是拿來傳電的,只有第一類超導體適合載高電流.
陶瓷氧化物系統的根本不適合,即使有驚人的上臨界場也無用武之地.

chaiamy wrote:
不知各位先進在前年有...(恕刪)


與其做這個

做雙層電晶體更實際

文章分享
評分
評分
複製連結
請輸入您要前往的頁數(1 ~ 12)

今日熱門文章 網友點擊推薦!