。相數的增加好處是DC TO DC 的轉換效率變好,12V的INPUT 的電容可以減少,每一相 OUTPUT 的CHOKE 感量及耐電流可以減少,每一相的癈熱產生減少,但是成本會上升,線路的布局難度上升PWM CONTROLER 設計難度上升。8 相以上的設計是否有真的有對現在低功秅CPU是最佳的設計,值得商確。C/P值最佳的設計for 95W的CPU我認為是4-5相,每一相是上1下2為最佳, 多一分則太肥,少一分則太廋。上面的MOS-FET重開関速度,下面的MOS-FET 重 RDS-ON值。 MOS-FET 的開関速度和RDS-ON的值是魚和熊掌不可兼得。
大宗在日本, 看看某青雲跟某建碁出的 MOTD ...
靠, 我也想弄一組來養動物, 做網路管理啦 >"<
---
PWM 控制 IC 的穩壓能力是很關鍵的
類比跟數位的精確性就不同.
實際可控八相跟實際能控四相的也不同.
有的時候板子上是做了 "16相" 的配備
但是配上的 PWM IC 實際只能監控 8相
這樣就是每兩相的料件實際上為一組相數控制.
...當然每一相的料件是都同一款IC及電容.
---
鴻海的 ELA 就採用數位供電控制
他的電壓浮動都比我上一張青雲 PXP35 V2.0 來得好一些.
E6750 的 Raito 在 8x ~ 6x 變化時
RM mark 跟 CPU-z 監測到的都是毫無變化的 1.20V
(但是得先手動控 FOX One 來降, 原本是 1.275V
)反之, 青雲的 PXP35 V2.0 雖然預設下就有更低的 1.163V ...
但是只要 Raito 浮動, 它的電壓就會有明顯的變化
至少 CPU-z 能看到的數字就多出兩三個...
印象中的就有1.180V , 以及 1.186V...
在轉換效率與穩定控制上
我倒是覺得不光是相數的多寡與用料...
那隻 PWM 控制 IC 所扮演的角色更加重要.
BABUR wrote:
糟,我的電學馬上見底...(恕刪)
你猜到了^^
好畫是一個原因
另外一個原因是,簡述我省略了很多地方
最重要的一個原因是...這三張是之前畫的
就不用重畫了

(其實pwm就是開關 降壓迴路!所以我圖用方波來表式開關)
其時看過六樓跟十二樓
以你的底子,應該也懂
假8a 先不提
假8b 其實碰上了最大的匹配性問題
因為零件其實都有誤差值!
pwm控制器該聽哪一路的?
==================================
現在有出現一堆恐怖的版子
24相 32相好恐怖啊
一整個恐怖
最近p55
省下了北橋的空間
卻全部都拿去放mos= =
以這比拼方法~~~~我想兩年後128相就出現了吧= =
不過我想pm應該都知道適可而止吧!!!
禱告中
A French kiss is a kiss, usually romantic or sexual in nature, in which one part
我誤會ASUS了,EPU即使不灌軟體也能發揮節能作用...
[分享] 即使是LINUX也能享受《節電技術》的快感 FROM PCDVD
如果RAM跟晶片組有多相供電,EPU-6甚至連晶片組跟RAM也能節能
雖然TOM測出來還是輸掉,超頻就會失效這點好像還是一樣XD
不過T.Probe的分散負擔感覺對MOS有照顧到
也許對超頻玩家來說,節能第二穩定第一

看來只能軟體節能的GIGA在節能這塊比較弱勢捏...
雖然實際勝負先不提,還要多裝一個軟體實在遜多了.....
最近看到一個不解的.....

這是ECS某張G41,三相供電
不曉得為什麼他每一相供電要用到三個MOS?
ECS不是以用料簡潔聞名嗎XDD
BABUR wrote:
聽來....果然還是...(恕刪)
這時期mos常會設計成 1 in 2 out=>通稱為一上二下
Fet上因為導通時間很短 除電阻值外 還要考慮ON/OFF的時間,所以電容值很重要
Fet下因為導通時間長 電流大 電壓低 電容值不重要 低電阻的要求 有時候會使用2FET
一開始文中有提到^^
是因為特性的需求!
""12V(IN)1=>電感2=>電容3=>上MOSFET4=>下MOSFET5=>電感=>電容6=>CPU""
mos控制器x其中三相卻有五顆電容,可以猜測五顆電容是採用並連,因此應該是假三相b
其中沒有畫到的黑色正方體也式電感

不過補充一點!我只是推測!!!
可能他是真三相喔
A French kiss is a kiss, usually romantic or sexual in nature, in which one part
























































































