altoph wrote:
其實選擇chiple...(恕刪)
intel已經放棄了多核，只要一天有小核在就別發夢了。
個人積分：195分
文章編號：85008949
還好吧
雖然小核是拿來降溫的，但是其實多核效能還是有上來。13代小核就加到16顆了。只是同時也拉高了小核的頻率，所以溫度就更屌了。
個人積分：195分
文章編號：85009696
個人積分：23396分
文章編號：85012201
ya19881217 wrote:
有時脈5g的m1x處理器嗎？ X86有指令集的加成 拿risc比實在牛頭不對馬嘴。 牙膏ipc擠十年被噴的要死 amd明明ipc擠牙膏 噴一下就一堆理由伯
你讀過CPU設計或實做過數位電路嗎？拿risc比哪裡牛頭不對馬嘴？
Intel 擠牙膏是因為工藝做不出來，沒辦法靠硬體推進效能，不堆晶體，電路就必須在不同指令間共用，管線長度就不可能降低。不堆晶體數，你也不能加大cache，更複雜的分支預測的邏輯，也沒辦法做出來。
IPC 無法降低是因為製程無法推進的後果之一。
台積電從7nm 進歩到5nm 可以堆的晶體數增加，你可以用來增加別的功能，如加上各種影像處理的編碼，或是加密指令的支援，你也可以用來實現各種特殊的電子線路來降低 IPC ，當然也可以用來處理耗能的電源管理。
這都是看架構設計者的選擇，要考慮各種資源的平衡配置，不是天馬行空，隨便拍腦袋就出現的。
IPC 只是評估CPU 架構和效能的一種指標，IPC 高和低不能完全代表CPU 的效能。
單一個core 的IPC 的理論值是 1，難道你今天設計出一個 IPC=1 的CPU 之後，這顆CPU就是全世界最快的嗎？你這顆CPU 如果跑1mhz ，人家另一顆IPC 就算只有0.1，人家只要跑100 mhz ，照樣快你10倍。
再舉個例：
你做一個只有加減法指令的CPU，IPC = 1 好了，現在別人做一個有四則運算的 CPU ，要4個clock 才能算出加減乘除，也就是 IPC=0.25，雖然人家1+1 做得比你慢四倍。但是人家做100*100 就快你25倍了。你覺得哪個CPU 比較好用？
個人積分：5779分
文章編號：85012708
我就是愛拍照 wrote:
你讀過CPU設計或實(恕刪)
RISC的CPU多半時脈在2~3G 就算他IPC 1.0
CISC的IPC差 時脈可衝到5G IPC算他0.8 賀謀
3*1再怎樣也會輸5*0.8 所以才問 有5G的RISC嗎?
時脈不同就算了 X86還有指令集來開掛 所以拿兩個不同的東西來比沒什麼意義
同樣X86來說嘴就可以了
「IPC 只是評估CPU 架構和效能的一種指標，IPC 高和低不能完全代表CPU 的效能。 」
這就在5800X3D就得到驗證了，實際應用還得看整體的搭配，快取速度、命中率、指令集支援等等
IPC是其中一個重要指標，而ZEN4這代不注重IPC，而是朝其他方面去提升整體效能。
或許透過一些架構上的微調可使時脈往上衝，在不犧牲IPC下做到最佳化
要說IPC提升結果遊戲還是掉漆的 拿11代就可以來舉例了，L3快取頻寬爆降是不是原因?。
結論上 ZEN4的IPC就是微量提升
遠不及ZEN1=>2=>3這種驚豔感DDR5跨時代的平台 料想效能會有跨時代的提升 結果跟ZEN3比差沒多少 擠牙膏一說由此而來
4790K 6700K 7700K的IPC半斤八兩 單核效能全靠時脈來湊就被罵到臭頭
AMD ZEN4效能靠時脈大爆衝來湊就容不得酸?
不過AMD倒是做到了一點:我時脈再怎麼爆衝 也比牙膏省電啦 顆顆
ค้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้้
個人積分：4260分
文章編號：85013774
個人積分：16179分
文章編號：85014347
個人積分：1533分
文章編號：85014427
看跑分是沒16小了 慘 跑分又要被amd碾了
