AMD被老湯判紅牌了(老湯core 2 duo效能測試)


ithinkurdumb wrote:
製程越精密運作頻率越高這種事情大家都知道,
沒有人說90nm的東西會比65nm的快.
是你一直搞不清楚大家在討論什麼.
而且照Intel的roadmap,
2007 Q1就開始45nm,
哪來的"最快的65nm"?



2007 Q1就開始45nm?
Intel 按照 roadmap 走的機率有多高?

哪來的"最快的65nm"?
就算 45n 出來, 難道 65n 部會再加快?





ithinkurdumb wrote:

Core 2 E6600, E6700的時脈只有2.4, 2.67GHz,
但是絕大多數的測試中效能都超過AMD 2.6, 2.8GHz的Athlon 64.
當Core 2能用較低的時脈超過Athlon 64時,
等65nm的高時脈出現還用說嗎?
Core 2效能高是因為架構好,
就像當初Athlon受益於built-in的memory controller一樣.



你馬幫幫忙
我什麼時候說過[架構]不重要?



ithinkurdumb wrote:

另外,
精密的製程並不一定能那麼有效的提升時脈,


ccc...
你的見解如此,那又有什麼好說的.....
(怎麼與前面那句[製程越精密運作頻率越高這種事情大家都知道]不太一樣?)



各位大大 如果對圖示有興趣,請參考『1977 她的眼睛像月亮』http://www.youtube.com/watch?v=YgCiXDLIj6Q
yukiko wrote:
(怎麼與前面那句[製程越精密運作頻率越高這種事情大家都知道]不太一樣?)


CMOS L 越短數位電路切換的速度越快,
這點的確是沒什麼好講的,
重點在於現在的 L 的長短已經推進物理極限,
所以原本應該相當完美不漏電的 gate to base, drain to souce, 現在都會漏電,
而且還漏的很多,
所以要用一些其他的方式來阻止漏電,
這些方式基本上都會對運作頻率有相當於增加 L 的所造成的影響,
所以現在制程越精密不表示運作平率越高.
Blog: http://www.dplab.org/ DPLab Forum: http://www.dplab.org/deesBB/

Cudacke wrote:
yukiko wrote:
(怎麼與前面那句[製程越精密運作頻率越高這種事情大家都知道]不太一樣?)


CMOS L 越短數位電路切換的速度越快,
這點的確是沒什麼好講的,
重點在於現在的 L 的長短已經推進物理極限,
所以原本應該相當完美不漏電的 gate to base, drain to souce, 現在都會漏電,
而且還漏的很多,
所以要用一些其他的方式來阻止漏電,
這些方式基本上都會對運作頻率有相當於增加 L 的所造成的影響,
所以現在制程越精密不表示運作平率越高.


這樣說吧
漏電自古就有
只是越來越明顯
所以各廠都會改善
例如 AMD, IBM 不斷改進 SOI 製程
INTEL,TSMC 也都有自己的方法

因為大家都會改善
你不能說『所以現在制程越精密不表示運作平率越高』

所以『製程越精密,運作頻率越高』這據敘述是對的
各位大大 如果對圖示有興趣,請參考『1977 她的眼睛像月亮』http://www.youtube.com/watch?v=YgCiXDLIj6Q
製程越精密,運作頻率越高

你應該說 製程越精密 產品能發展的極限越高
同架構之下 製程越精密的產品 會擁有能發展較高時脈的潛能

但 INTEL這次也未跟AMD打時脈戰
而是AMD所倡導已久的架構戰
再相同的時脈下 效能不遜於AMD
架構的影響 絕對遠大於製程

製程改進 對廠商最重大的意義是什麼 你知道嗎?
別隨意對他人品頭論足,尤其是站務喜歡的類型。
又開始口水戰........
想討論製程, 時脈, 架構, 請另闢主題.


ROYAL_皇家 wrote:
製程越精密,運作頻率越高

你應該說 製程越精密 產品能發展的極限越高
同架構之下 製程越精密的產品 會擁有能發展較高時脈的潛能

但 INTEL這次也未跟AMD打時脈戰
而是AMD所倡導已久的架構戰
再相同的時脈下 效能不遜於AMD
架構的影響 絕對遠大於製程

製程改進 對廠商最重大的意義是什麼 你知道嗎?


很高興你同意『 製程越精密 產品能發展的極限越高』

我一開始就『只有討論 90n 與 65n 的差異 』
從沒有要討論『架構』

b_0000 wrote:
又開始口水戰........
想討論製程, 時脈, 架構, 請另闢主題.

不要緊張
已經說完了
各位大大 如果對圖示有興趣,請參考『1977 她的眼睛像月亮』http://www.youtube.com/watch?v=YgCiXDLIj6Q
yukiko wrote:
這樣說吧
漏電自古就有
只是越來越明顯
所以各廠都會改善
例如 AMD, IBM 不斷改進 SOI 製程
INTEL,TSMC 也都有自己的方法

因為大家都會改善
你不能說『所以現在制程越精密不表示運作平率越高』

所以『製程越精密,運作頻率越高』這據敘述是對的


就是因為現在的漏電已經大到不能忽略,
(以前還沒接近物理極限可忽略的就不用多嘴了, 就是因為可忽略所以不用去談.
所以可以單純就看數學公式的結果, L 減小, 電晶體切換速度變快)
而漏電之所以大到不能忽略就是因為逼近物理極限,
用以改進的方式基本上都會低銷的 L 變小電晶體切換頻率變高優勢,
所以現在才會有雖然製程更精密,
但是工作頻率卻無法有效拉高的事實,
所以人家 Intel 要去搞多核心,
就是因為製程更精密還有單位面積所能容量的電晶體密度增加這項優勢,
有更多空間可以做更多電路.

偶講這些都是 intel 工程師在大學對未來十年CPU架構作講解的時候說的.

別講什麼不能說, 『所以現在制程越精密不表示運作平率越高』
那各是 Intel 主管級工程師說的.

現在這各年代討論製程所造成的優勢不討論架構?
那還要講什麼?
Intel 工程師對未來 CPU 發展的演講主要就是在講這個.

事實上現在製程所造成的差異主要就是在體積縮小這部分.
能容納更多電路這部分.
Blog: http://www.dplab.org/ DPLab Forum: http://www.dplab.org/deesBB/
b_0000 wrote:
又開始口水戰.......(恕刪)


很抱歉 讓你看到這麼膚淺的文章


yukiko wrote:
一般來說
由 90n 進到 65n
速度可以快 60% ~ 100%
可是 AMD 並沒有差太多

從這點來看
如果 AMD 也進入 65n
I 極可能完全不是對手
(除非 I 有全新的 X86 核心出現)


那我們就離開架構 來討論製程的問題
實在不知 90~65N 速度可以快60~100%這種超虎濫的說法哪生出來的
如果能快60~100% 那在NetBurst時代轉入65N時
AMD就不用混了

如果製程縮小 就能帶來效能 那要何必費心研發架構呢?
別隨意對他人品頭論足,尤其是站務喜歡的類型。
ROYAL_皇家 wrote:
很抱歉 讓你看到這麼...(恕刪)


沒錯 AMD 64 3000+

有0.13製程 也有0.90製程

效能是一樣高的
菜頭是什麼 能吃嗎?
ithinkurdumb wrote:
製程越精密運作頻率越...(恕刪)

亂入一下,這位大大對amd和intel下一代的電晶體似有研究,finfet方面小弟有做過報告,amd在這方面是與tsmc合作,也有實際的成品,不過還是處於研究階段,這些資訊都是蠻早前的訊息了,小弟蠻認同大大的說法,製程再scale就是進入非傳統電晶體的世代了....恕離題..
文章分享
評分
評分
複製連結

今日熱門文章 網友點擊推薦!