bbblee wrote:
時代變了 現在AMD...(恕刪)
個人積分：47565分
文章編號：72351513
個人積分：19450分
文章編號：72353035
個人積分：1090分
文章編號：72353193
個人積分：47565分
文章編號：72356442
個人積分：83分
文章編號：72358796
個人積分：218分
文章編號：72370351
bbblee wrote:
Rzyen 第一代R3/R5/R7 CPU 都是一個die，從8C16T基礎下，屏蔽核心的，沒有MCM,
APU都是4C8T為基礎，屏蔽核心數，沒有ＭＣＭ
Rzyen 3XXX 是MCM，但Zen2 die都是小的die，.(恕刪)
R5以上指的是ZEN封裝的所有處理器, 包括伺服器的Ryzen Threadripper系列.
另外, 14 nm的 Summit Ridge和 Ryzen Ravendie size是 192 mm2和 210 mm2, 一點都不小.
對照, 14 nm的 Skylake 2 CPU cores + 24 GPU EUs是101.8 mm2, 而 Coffee Lake Octa-Core 174 mm² 8 CPU cores + 24 GPU EUs, 差別很大.
die size比Intel大, 而製造成本和封裝成本更便宜, 除非晶圓廠和封裝廠都是慈善事業. 不然很難吧.
至於 ZEN2 die很小? 方便分享個連結吧, google不到.
bbblee wrote:
超大型網路公司或超級電腦中心直接大量採購64核，
那些公司寫程式的人就要儘量依系統的特性去編寫。
讓CPU和cache的效能最大化，(恕刪)
真要是如此就能解決問題, 那 Intel為何要升級到 Mesh Interconnect? AMD Threadripper 64核為何要封裝超大的I/O晶片? 若真的差別不大, 怎麼不用 Ryzen core直接以 Infinity Fabric連連看.
bbblee wrote:
不需要每個指令都跑得比intel快，
只要能達到intel的95%效能，但成本低、價格低，
自然就有大生意可做，(恕刪)
記得當年 AMD的RV770也是這樣想的, 但是投機取巧的後果是最後技術底子停滯被 nVidia輾壓.
bbblee wrote:
中間那顆是 14nm IO die，成本低，拿來當IO和Cache(恕刪)
漏看了I/O晶片是 14 nm, 不好意思. 倒是I/O晶片可以當Cache? AMD的 PPT有提到嗎?
另外, 比 ZEN2還大上6倍的 14 nm製程, 晶片面積將近 700 ~ 800 mm2, 很便宜? 哪家? 好康要報給大家知道啊.
我下線幾十顆 11 mm2的矽晶片就要價70多萬台幣. 幾顆 18 mm2的 InP晶片也要20多萬台幣, 最近一直在找便宜的晶圓代工廠.
個人積分：684分
文章編號：72379721
umts wrote:
至於 ZEN2 die很小? 方便分享個連結吧, google不到.
目前都是網路上，大家都是用照片在預估的
https://www.reddit.com/r/Amd/comments/9uskmh/zen_2_die_size
Chiplet size: 70-78mm2 (7.1(2) mm x 10.1(3) mm)
I/O die: 427-440mm2 (15.4(5) mm x 28.2(7) mm)
那顆 7奈米的Zen2 die大概 78mm2，
差不多就是 apple A12, Kirin 980的 die size
umts wrote:
R5以上指的是ZEN封裝的所有處理器, 包括伺服器的Ryzen Threadripper系列.
另外, 14 nm的 Summit Ridge和 Ryzen Ravendie size是 192 mm2和 210 mm2, 一點都不小.
對照, 14 nm的 Skylake 2 CPU cores + 24 GPU EUs是101.8 mm2, 而 Coffee Lake Octa-Core 174 mm² 8 CPU cores + 24 GPU EUs, 差別很大.
die size比Intel大, 而製造成本和封裝成本更便宜, 除非晶圓廠和封裝廠都是慈善事業. 不然很難吧.
直接看 intel 最高核數的 28核，
intel xeon 28 核 約698 mm2
從理論良率來看
14 nm的 Summit Ridge die size是 192 mm2
如果 Ryzen/EPYC (一樣的die) 14nm die 192mm2 的良率是 90%，
defect的密度一樣，
那 Xeon 14nm 28核 光size是 700mm2這個變因，同defect密度下，良率就掉到 70%左右
die的單位mm2的成本就高了 30% (90/70)
(缺陷 vs 尺寸 vs 良率)
https://zhuanlan.zhihu.com/p/29767262
消費性CPU 一年出貨量大概是 250M (二億五千萬)級
Server CPU一年出貨量大概是 12M (一千二百萬) 級
Xeon 10核、Xeon 18核、Xeon 28核是不同的Die size
而最高階的Xeon 28核的出貨量會有多少 ?
良率能不能拉到 70%，又是另一個大問題，如果掉到只有 60%，
那die的單位mm2的成本就 就高了 50% (90/60)
另外 Xeon 10核、Xeon 18核、Xeon 28核是不同的 die
這樣的做，在設計、製程、生產、庫存管理都增加的負擔，
而因為die size不同，又需要有三種封裝的設計，
這些全都需要增加更多的成本和人力資源去跑一遍流程，
而這樣的成本再向上加，
平攤到 每顆CPU，單位mm2成本又再往上加
先寫到這邊，有空再討論其他的部份
人生就該好好的玩 !
個人積分：684分
文章編號：72394912
umts wrote:
真要是如此就能解決問題, 那 Intel為何要升級到 Mesh Interconnect? AMD Threadripper 64核為何要封裝超大的I/O晶片? 若真的差別不大, 怎麼不用 Ryzen core直接以 Infinity Fabric連連看.
EPYC 第一代不管幾核，都要四個 die,
結果客戶買個 8核 EPYC，結果還是要包進 四個die，
Rome 把 I/O 晶片獨立出來，讓 功能模組化，
原來 64核 (8 cpu die + 1 I/O die) EPYC Rome可以提供 128 條PCIE, 8 DDR4 記憶體通道
I/O die 獨立出來，那8核 (1 cpu die + 1 I/O die) EPYC Rome也可以提供 128條PCIE, 8 DDR4 記憶體通道
而且 AMD必需照顧 Global Foundries，所以 I/O die用 GF 14奈米，也有消化GF產能的目的。
人生就該好好的玩 !
個人積分：684分
文章編號：72395115
umts wrote:
記得當年 AMD的RV770也是這樣想的, 但是投機取巧的後果是最後技術底子停滯被 nVidia輾壓.
AMD被 nVidia輾壓不是單一問題造成的，
2006年 AMD花了 54億美金併了 ATI，讓自己的現金大流失，財務壓力大增，
AMD自家的晶片廠又狂燒錢，
即使後來獨立出來變成 Global Foundries
製程還是一直追不上 intel，
而 AMD 還是必需配合使用 GF製程去生產CPU或GPU，造成了很大的問題，
製程落後，CPU和GPU的量產時程不定、產品時程落後、
技術研發投入不足、公司虧錢、股價大跌、人員流失、
PC市場衰退前景不明，ARM的興起，AMD又分出經費和人力去投資ARM Server，
AMD的弱是很多問題造成的
相反的 Nvidia 是個 fabless公司，身輕靈活，只專注在 GPU
光先天體質上，就佔了上風了。
個人積分：464分
文章編號：72395384
關閉廣告