文章關鍵字
chanp wrote:
(恕刪)


分析影片讓目前CHH上提到得雙層快取堆疊,帶來了實現可能得依據
至於最終會是怎樣規格,就看封裝測試的結果與定案

另外如果照影像拍攝得分析,本次L2疊加得機會似乎沒先前訪談時給人感覺得可能性高
看來月底或下個月初得得ZEN5 3DV發佈,確實是有些目前還沒公開得新變化在裡面

與此同時
另一個在x.com上3DV得性能提升消息就變得鋪逤迷離

該數據到底是目前以單層快取疊加得實/預測,或是以雙層快取疊加的結果?

3DV正常對R23這種渲染測試起不到什麼性能增幅,大概就只有本代時脈仍能保持與非3DV型號水準能解釋
(事實上裡頭仍有一些無法合理對上得數據,表示該數據可能非單項變因造成,或是消息本身有問題)

嚴格說R23不是能表現出3DV實際FPS性能得測試
尤其如果有過往沒有得雙層快取堆疊時,性能表現更是無法預測
但CodeCommando卻還是選了R23成績做透露,反而形成更多的疑問而非解謎
因此還是只能待正式發佈跟官方解說才知道這回改了什麼,影響那些,以及實際性能
eclair_lave
早上有空查了一下資訊,好像過去X3D早期發佈後在bios內就已經能調整X3D的開閉跟層數切換(on/off.1/2/4)
eclair_lave
大概是成本跟重覆疊層後熱發散困難還沒適合解決方法等因素,AMD一直沒在正式定案上採用2層以上的堆疊
雖然 Rezen 9000 系列使用 GG 4nm ( 5nm 改良版 其實還是 5nm ),
功耗上可再降低約 10%~20%, 或和 7000系列相比, 同功耗可增加 10% 算力,
二擇一. 增加的幅度有限.

疊上的 SRAM 在部分應用上, 增加效率程度高, 容量能大就大.
但是幾乎是同工藝下, 功耗幾乎是一樣, 要再多疊一層, 有難度.
除非操作頻率可降低些.

有要多做啥的話, 到使用 GG 3nm 時的 Zen5 再說.
ya19881217
stephenchenwwc AMD Strix Halo的內顯32CU規模 據說效能上打行動版RTX4070
stephenchenwwc
是的! 但功耗是個小問題, 我也在等 Strix Halo 的消息. 據說命名為: Ryzen AI Max 385:8C(Zen 5)、32CUs(RNDA 3.5).
文章分享
評分
評分
複製連結

今日熱門文章 網友點擊推薦!