eanck wrote:所以AMD是用軟體去...(恕刪) http://www.leiphone.com/0807-danice-opengl-es.html我不是作這塊的,我不懂,這個我只能幫你google了
s0923539218 wrote:http://www...(恕刪) 多謝。有一點我想不透,為什麼愈靠近晶圓的邊緣,DIE的良率就愈差?===============另外請教,目前這這些訊息總合起來,R7-260 和 R7-260X 的STREAM PROCESSOR 數量不同,如果不是用軟體限制可用數量,就是2者為不同的設計,可以這樣推估吧?這2款的STREAM PROCESSOR只差128個,如果分成2種設計,DIE的面積應該不會差很多,所以拿較差DIE 以軟體去限制,應該可能性比較大吧?
eanck wrote:多謝。有一點我想不透...(恕刪) 邊緣跟中心都是屬於bad die比較多的區域,原因還挺多的 不同製程站別都有可能導致邊緣、中心不良比如wafer不同區域厚度都不太一致,上光阻的均勻度就會影響後面蝕刻,如果速率沒控制好,可能邊邊挖好了 中間還沒260x 260 電晶體數都是一樣的理論上wafer結構設計是一樣的,在透過分級來區分260、260x的chip致於shader要怎麼設計,我不懂 一樣只能幫你googlehttp://goo.gl/zLFWqu但是關閉部分硬體功能,在封裝的時候 上片、打線可以去做這樣的處理
s0923539218 wrote:邊緣跟中心都是屬於bad die比較多的區域,原因還挺多的 不同製程站別都有可能導致邊緣、中心不良比如wafer不同區域厚度都不太一致,上光阻的均勻度就會影響後面蝕刻,如果速率沒控制好,可能邊邊挖好了 中間還沒 原來如此,相較於奈米級的製程,光阻的黏滯係數就算很低也會帶來巨大的影響,所以塗佈時的轉速和時間很重要。GRADE A~B 理論上應該出現在半徑1/2的那一圈附近囉?s0923539218 wrote:但是關閉部分硬體功能,在封裝的時候 上片、打線可以去做這樣的處理 如果是以這樣的方式,那BIOS不管怎麼換都無法開啟被關閉的部分了吧?
eanck wrote:GRADE A~B 理論上應該出現在半徑1/2的那一圈附近囉? 沒錯但是主要分級主要還是由chip下針點測看量測結果決定,而bad die一定過不了電性測試被打成T grade不同站別都會有分級,就連chip外觀也有eanck wrote:如果是以這樣的方式,那BIOS不管怎麼換都無法開啟被關閉的部分了吧? 這樣弄的話就無解
eanck wrote:多謝。有一點我想不透...(恕刪) 單就前面句子來回應....這問題害我連想到烤pizza微焦的pizza,底部烤焦的痕跡不可能都一樣其中跟料餡、餅皮厚度、成份比例、烤爐鐵板導熱系數、火爐熱點密度...balabala等有相關性所以同一片矽晶圓上因為種種製程程序跟tape-out日子時辰,長出來的晶片良率也是有差低
eanck wrote:AMD 物盡其用早從數年前的3核CPU就有紀錄,SSD也有將速度達不到標準的顆粒混入合格品中,製成非同步SSD。 打從有積體電路以來,這就不是新聞了吧?先想想CPU,相同核心相同快取為什麼高階低階型號是根據時脈來分類...為什麼有些批號特別好超頻,有些批號特別難超頻...想出來的答案,就可以套用到所有積體電路產品上
不只是積體電路,連液晶面板都是當亮點超過一定數量,就降1-2級賣丟掉一毛都拿不到,把它封裝為成品,還賣的到錢假如A規面板US$150,如果不符A規規範,降到B規,只能賣到US$120-130連B規規範都不符...再降成C規,只能賣US$90-100我親戚就在液晶廠上班...他說這樣玩已經是常態了...