我就是愛拍照 wrote:
那你提演算法是在幹嘛(恕刪)


不然你提數學?

電路是固定的,一個晶圓是固定的,製成是固定的
簡單的說4N切大小片成本不會差太多

某個商品製程可能要100個步驟,其中1個步驟原料差一點,她的總成本差多少?
不會因為你一個65B而別人43B電晶體數一個大片一個小片成本差很多,當然大片比較貴,但差多少?
她絕對不是用65B就收65美元,43B就收43美元,絕對不是用電晶體的數量計價
jhlien wrote:
很有趣的比法....(恕刪)


請問可以切的比較多顆?
比如 12吋 4N 每顆最多可以塞100B,客戶用65B跟43B沒把密度塞滿,65B跟43B切出來大小一樣?
我是覺得一樣,成本也差不多,不會有的比較多顆有的比較小,不然以後封裝等每一家公司晶圓大小不同就很難做
如果只是投影微顯電路板後續步驟相同
所有好不好跟TSMC沒關跟設計有關,客戶的設計演算法才是效能關鍵,TSMC 只是做出來而已
myzara
事實就是65B和43B切出來的die就是大小不同
這價錢貴.當礦工價賣. 賣上癮
Pan.tc328 wrote:
不然你提數學?電路是(恕刪)

你知道你在說什麼嗎?die size不影響成本?一個12吋比薩,切8片跟12片,每片的單價會一樣?
看你在顯卡版發了不少篇文章,但是很多都偏離事實或行業現狀,要不要再多充實一下自己?
eclair_lave
在其他串裡他回我文的時候就覺得奇怪他好像沒怎看過資料就在隨便講,原來其實是常態嗎?[點點點]
cruiser58478
對,他對於上下游通路的銷售預估,甚至寄賣跟進貨的差別都是自己腦補的。
cruiser58478 wrote:
你知道你在說什麼嗎?die...(恕刪)


所以我才問是固定大小切還是浮動切

我是覺得是固定切,大家可以上網找資料驗證
cruiser58478 wrote:
你知道你在說什麼嗎?die...(恕刪)


如果是浮動切,我28NM 改成4N 本來12吋切8塊,換成4N 不是切20萬片成本不就更低?
cruiser58478
你能不能解釋一下8塊跟20萬片的關聯性?
Pan.tc328 wrote: 我是覺得一樣,成本也差不多,不會有的比較多顆有的比較小, 不然以後封裝等每一家公司晶圓大小不同就很難做

我的媽呀,原來你不懂晶圓技術,真是夠了。
每家公司的晶片大小不一樣有啥奇怪的?同一家公司生產的不同型號的晶片,它們的大小都常常不一樣了,更不用說不同公司。哪來晶圓大小會影響封裝難度?
給你科普一下好了,算我今天做了好人好事的配額:
在某一個製程下,晶圓上,單位面積的電晶體數量是有上限的,這個叫密度。
所有ic設計公司設計好電路以後,都會用軟體把電路佈局壓縮到極致,想辦法達到密度上限。
同樣五奈米製程,不考慮有的沒有的特殊製程或ic形狀等因素,65b個電晶體的面積,一定小於75b 個電晶體的面積。
一個12寸晶圓,比起75b個電晶體ic,上面做65b電晶體的ic 一定可以做出比較多顆。故65b 的ic 成本一定比較低。
Pan.tc328 wrote:
所以我才問是固定大小切還是浮動切
我是覺得是固定切,大家可以上網找資料驗證


以上到底在說什麼?
一片晶圓,其上的每一個顆粒大小,都是一樣的(非特例)
封測廠切割Die,都是依光罩曝光出來的切割線(scribe line)來定位與施作,
建議你還是補充一下半導體知識,別再提供錯誤資訊了!
一萬五內我還可以接受 錢不是那麼好賺 把這些錢留著轉投資還比較實在 沒必要一直升級電腦。1070我也玩的很高興。
esthetica
可以等後年的4050 聽說兩萬有找
我就是愛拍照 wrote:
我的媽呀,原來你不懂(恕刪)


然後同樣製成下越大顆越容易出問題...XD

曝光顯影蝕刻三步驟,都是物理跟化學處理(尤其化學蠻容易出包),沒有魔法,總有意外會出現。

所以也就所謂為何早期有四核裝三核賣,顯卡關掉CUDA來降等賣,或者俗稱體質差等等.....
文章分享
評分
評分
複製連結
請輸入您要前往的頁數(1 ~ 15)

今日熱門文章 網友點擊推薦!