NAND Flash技術競賽跑過頭效能下降、不適用SSD眾廠猛推存疑慮

小仲827 wrote:
其實樓主標題是製程的...(恕刪)


01不是嘴砲的地方,是追求新知的地方,看你這麼生氣,如果有心臟病,小心發作喔

你還是沒有po出原處,所以沒必要再跟你論戰下去了

前面我也說過,我孤陋寡聞,所以才需要高人指點---wafer 的中間與邊緣有好跟壞的差別

我以為你是高人,看來是我看走眼了
小仲827 wrote:
01不是嘴砲的地方,...(恕刪)


是阿!
那到底是哪位把 wafer 中間跟邊緣還有 "效能" 扯在一起嘴砲的?
不就是你!
一開始就是你,
唯一一個也是你.

事實也就是如此簡單而已,
不需要高手出馬啦!

至於出處,
早就有了,
reference 都好幾個,
你看不懂高手也救不了你.
不用拿什麼 "高手" 來嘴砲,
也不用拿什麼 "學習新知" 來嘴砲,

套句你的名言,
你的嘴臉早就出來了,
就算有新知,
你也會用三姑六婆聽說的那一套來嘴砲.
這裡的確有人在追求新知,
只不過事實不包括你而已,
你只想把 wafer 中間跟邊緣還有 "效能" 嘴砲而已.

Cudacke Dees wrote:
是阿!
那到底是哪位把 wafer 中間跟邊緣還有 "效能" 扯在一起嘴砲的?


唉~我也是某人斷章取義的受害者(拍肩)。
Cudacke Dees wrote:
是阿!那到底是哪位把...(恕刪)


你一直在"效能"與wafer中間與邊緣有好與壞的差別作文章

我前面也說過了,johnnydee 的一句話"我有一個G1 80G在服役,裡面是INTEL 34nm D1,這可是Wafer中間的好貨"難道這句好貨不就等於效能嗎?還是說好貨就是像女人一樣外表長的漂亮才叫好貨呢

效能的定義是不是也要我來說明呢?

先不對"效能"來辯解,至少我提出的"wafer中間與邊緣有好與壞的差別",你也沒有數據或理論來說服我,只在一些無關緊要的文字上做文章,實在懶的理你


有誰能夠解釋"wafer中間與邊緣有好與壞的差別"真正的涵義阿.....先進們趕快出來吧
關於晶圓邊緣與中心的品質,斗膽獻醜兩句
Intel SSD使用的SSD是什麼製程我完全不清楚 (如果清楚反倒不能說了),所以僅供參考

1.晶圓的邊緣容易受到物理傷害。
2.製程不是恆溫,邊緣當然是溫度最容易變化的地方,溫度變化時的溫度不均勻會產生熱應力與差排,對wafer會產生或大或小的影響,如擴散(diffusion)不均勻或沿著差排擴散,這當然就影響到良率。

這個良率...不一定等於出貨的品質或效能,因為當然還有測試,通過的才能出貨。
但會不會有通過測試、但體質頗差的良品? 請看我的第二句話
是不是現在的晶圓在溫度控制上仍有缺失,雖然製程不斷進度,但溫度控制卻沒有進步,而當晶圓受最適的均勻溫度才能達到最好的良率!
maxvipworld wrote:
是不是現在的晶圓在溫...(恕刪)

應該說在好的製程都會有這種狀況,除非現在出現一種新製程不需要加熱與冷卻(沒有溫度變化或變化極小)

或是拉長時間,把溫度變率降低,減少內部外部溫差。

1.不是每個階段都適合拉長時間。
2.拉長時間會導致生產成本提升,而良率提升的程度有限,反而划不來。
litfal wrote:
應該說在好的製程都會...(恕刪)


小弟說一下好了..(反正...我的工作..就是有做NAND Flash..可能大家會猜到那家)
以通常來說中間良率會高一些,但不代表顆粒就一定強壯
邊緣的顆粒也可以篩出強壯的顆粒
要看各家flow不同,有時中間的顆粒反而不強壯(不強壯不代表不是良品)
robust的顆粒應該都是測試時篩選出來的
在中間還是在外圍效能有沒有差自己沒實際試過不知道,
但是跑模擬的時候,中間跟外圍的結果還真的有點差別!
自己是沒跑過那種的模擬,
但是老師有要求同學的專題在不同的晶圓位置都要有最低的效率表現!
因為小弟不是那組的專題所以實際情況不清楚,
只是知道專題老師有這樣對同學要求過!
小仲827 wrote:
我第一次聽到wafer 中間跟邊緣所切出來的晶粒,效能會有差別
可能是我孤陋寡聞吧.......(恕刪)

有差啊
edge die leveling比較差, 比較容易defocus
如果合spec就還是可以用, 但你說極限值有可能一樣嗎?
文章分享
評分
評分
複製連結
請輸入您要前往的頁數(1 ~ 9)

今日熱門文章 網友點擊推薦!