我要回覆

MINE 桑

21分

樓主

MINE 桑

個人積分：21分

文章編號：93194118

華為又遙遙領先了! 這次"不用光刻機也能造1.4納米!" 1天就捲走350億！

不是台灣人酸阿，他們自己會批評。

作为一名做芯片的博士，看到这个韬定律我真是眼前一黑，怎么还有这么天才的想法，把早已成熟的工程优化包装成颠覆性的工艺突破。
打个比方，原来员工宿舍只能睡下2名员工，老板换了新的双层床，现在同样的宿舍可以睡下4个人，然后这老板就声称发明了人体缩小术。
优化设计是本分，但把它等同于纳米级的芯片工艺突破，混淆“性能提升”与“物理微缩”的概念，不愧是华为，遥遥领先。

2026-05-28 13:44 #1

leeluke168

1478分

2樓

leeluke168

個人積分：1478分

文章編號：93194407

MINE 桑 wrote:
播放影片不是...(恕刪)

台積電嘗試过，以失敗告終，才開始縮小晶体管.
主要是無法解決夾層散熱，及上下層時序不同問題.
是賈博士，还是芯片博土嗎？

kenyeh99

難怪，只能騙騙中國人[笑][笑][笑]

2026-05-29 11:37

warrenwang111

3218分

3樓

warrenwang111

個人積分：3218分

文章編號：93194526

MINE 桑 wrote:
作为一名做芯片的博士，看到这个韬定律我真是眼前一黑，怎么还有这么天才的想法，把早已成熟的工程优化包装成颠覆性的工艺突破。
打个比方，原来员工宿舍只能睡下2名员工，老板换了新的双层床，现在同样的宿舍可以睡下4个人，然后这老板就声称发明了人体缩小术。

華為韜定律（也常寫作韜定率）是華為在2026年5月25日正式發佈的半導體領域全新發展原則，核心是用「時間縮微」替代傳統的「幾何縮微」，是後摩爾時代晶元發展的創新方向...

傳統摩爾定律的核心是幾何縮微，追求不斷縮小晶體管尺寸，以此提升晶元性能，但現在已經遇到物理極限和成本高企的瓶頸。而韜定律（τ，讀作tāo，代表時間常數）將優化目標轉為時間縮微：不糾結晶體管的物理尺寸，轉而系統性壓縮信號傳播延遲（τ），通過技術創新讓信號跑得更快，以此提升晶元整體性能。

華為「韜（τ）定律」於2026年5月25日在上海舉辦的2026國際電路與系統研討會上（ISCAS 2026）正式發表，由華為公司董事、半導體業務部總裁何庭波在主旨演講《半導體新路徑探索與實踐》中發佈，後續還發佈了署名何庭波的詳解論文。

核心內容：替代摩爾定律的半導體發展新路徑...

2026國際電路與系統研討會（ISCAS 2026）是IEEE電路與系統學會的旗艦學術會議，於2026年5月24日-27日在上海國際會議中心舉辦，本屆會議主題為“面向智慧社會的電路與系統”，吸引了上千位來自全球各地的專家參與，共接收來自50個國家的1009篇論文

主講人何廷波發表論文

學歷：北京郵電大學半導體物理和通信工程雙學士、半導體器件與物理專業碩士
現任職務
華為技術有限公司董事、華為科學家委員會主任、ITMT主任、半導體業務部總裁..

這是一場專業性的發表..在全世界面前公開發表挑戰摩爾定律...

簡單大意就是利用高端封裝用「時間縮微」替代傳統的「幾何縮微」

簡單說你用3奈米製程..我用五奈米製程..但是因為我封裝方式不同傳輸時間比你短所以效能比你高...這是一個可以被驗證的觀念..到底成立與否到時候拿實體ic一測就知道..這騙不了人的!!!

摩爾定律是由英特爾（Intel）創始人之一戈登·摩爾（Gordon Moore）提出的一個經驗性觀察，其核心內容為：當價格不變時，積體電路上可容納的晶體管數目，約每隔18至24個月便會增加一倍，隨之性能也將提升一倍，或者說同等性能的計算機價格會下降一半。

華為敢在這種學術研討會像全世界提出新觀念論點挑戰摩爾定律..一定是試驗成功才敢如此發表...

這種是很容易可以被驗證的!!!!!

華為又不是傻子..手上沒東西敢在這種國際發表會上胡說嗎???

qinin

921分

4樓

qinin

個人積分：921分

文章編號：93194566

這個真的不了解…太深奧
只能等看看華為之後的表現了

Sidannaisi

535分

5樓

Sidannaisi

個人積分：535分

文章編號：93194638

MINE 桑 wrote:
播放影片不是...(恕刪)

原來是和大陸酸民同一類人

Sidannaisi

535分

6樓

Sidannaisi

個人積分：535分

文章編號：93194683

qinin wrote:
這個真的不了...(恕刪)

簡單說做小太難
我做個捷徑
縮小需要的距離
提升整體的效能
單然，縮小和捷徑可以並行
有它的困難
應該是克服了
不然不會官宣

MINE 桑

21分

樓主

MINE 桑

個人積分：21分

文章編號：93197512

warrenwang111 wrote:
華為韜定律（也常寫作...(恕刪)

黃仁勳之後受訪被問到對華為半導體新技術的看法時表示，台積電使用晶片堆疊和3D封裝技術已經快10年，技術非常先進。華為使用這種技術，可以在不將半導體製程線寬變得更細的情況下把電晶體數量加倍，甚至增加3到4倍。這是非常好的技術，但台積電和台灣擁有這項技術已經10年。

讓懂得來說..

kenyeh99

3548分

8樓

kenyeh99

個人積分：3548分

文章編號：93197577

leeluke168 wrote:
台積電嘗試过，以失敗告終，才開始縮小晶体管.
主要是無法解決夾層散熱，及上下層時序不同問題.
是賈博士，还是芯片博土嗎？

這正是這場半導體世界大戰最微妙的地方。如果只看這兩個數字，華為確實「贏麻了」，但這個「贏」背後藏著兩個致命的硬傷，也是為什麼台積電完全不緊張的原因：1. 「發熱」在手機裡會直接現形台積電的原生 3 奈米：是把每個電晶體物理縮小，晶片平平一片，散熱面積大，手機運作時可以長時間維持高效能。華為的折疊 3 奈米：它是把成熟製程晶片像「蓋大樓」一樣疊三層。這樣做效能數字是上去了，但內層的熱量根本散不出來。如果放進手機，只要玩遊戲或錄影 5 分鐘，晶片就會因為太燙而被迫自我降頻（變慢）。也就是說，它在冷卻時有 3 奈米效能，但實際拿在手上用，會因為過熱而降速到只剩 5 奈米或 7 奈米的水準。