公司預計於今年底前推出結合「4F平方」架構與混合鍵合等先進技術的新一代伺服器記憶體產品。目前業界主流仍為6F平方架構，而4F平方設計能將每個記憶體儲存單元面積進一步縮小，使同面積內的儲存密度大幅提升30%至50%。
到底突破甚 ?
在 DRAM 的設計中，「F」代表「最小特徵尺寸」（Feature Size），即微影製程所能做出的最小線寬
• 面積縮小：將傳統主流的 6F² 架構（3F × 2F）縮小為 4F² 正方形架構（2F × 2F）。
• 容量密度提升：在相同的晶粒（Die）尺寸下，可多容納約 30% 至 50% 的記憶體單元，大幅降低單位容量成本。
• 關鍵技術：通常結合垂直通道電晶體（Vertical Channel Transistor, VCT）、高介電常數金屬閘極（HKMG）以及混合鍵合（Hybrid Bonding）技術。
• 挑戰：需克服浮體效應（Floating Body Effect, FBE）導致的臨界電壓降低與漏電問題，且實際商業化高度依賴量產良率與客戶認證
最新技術進展： 三星在 2026 年初的 ISSCC（國際固態電路會議）上，發表了基於 10 奈米級（10a）製程的 16Gb 4F² DRAM 設計。並在元件特性測試中，成功產出可運作的晶粒（Working Die），證實其垂直通道電晶體（VCT）架構可行
SK 海力士同樣將 4F² 視為突破平面微縮極限（10 奈米以下）的關鍵戰略
美光身為美系記憶體代表，在面對平面 6F² 製程邁向物理極限時，也將 4F² 納入下一代架構的核心研發計畫中
雖然長鑫存儲（CXMT）在 2026 年底的產品亮相對市場拋出了震撼彈（甚至導致三星、海力士、美光股價劇烈拋售），但業界分析師指出，長鑫與三星的 4F² 處在不同的賽道：
• 長鑫 是在較成熟的技術平台（如第五代 G5 DRAM 平台，約 15nm 上下）導入 4F² 結構，
用結構創新來補足製程線寬的落後。
• 三星 則是直接在「低於 10 奈米（Sub-10nm）」的極限工藝上實現 4F²，
技術純度與長期的每位元成本優勢更高。
三星DRAM，關鍵一戰
2024
三星電子正在努力開發作為下一代DRAM而備受關注的VCT（垂直通道電晶體）
具有新單元結構的DRAM可大致分為「4FSquare（4F²）VCT DRAM」和「3D DRAM」。
一個DRAM 單元由一個電晶體和一個電容器組成。電晶體是一種用於電氣開關和電壓放大的裝置。它由源極、閘極和汲極按順序組成，取決於電流流動的方向。位於汲極上方的電容器是暫時儲存電荷的裝置。
為了操作該單元，以棋盤形式佈置向閘極端子施加電壓的位元線(WL)和向漏極端子施加電壓的位元線(BL)。
早期DRAM的單元結構是由4條位線和2條字線組成的8F正方形。然後，從80奈米DRAM開始，應用6F方形（3條位線，2條字線）。隨著單元面積的減小，DRAM 整合度和效能可以提高。
為了進階到4F Square，Cell結構必須發生重大變化。現有的DRAM具有水平排列的電晶體，但為了實現4F Square，需要VCT結構將它們垂直排列。
記憶體何時會跌阿
