求餘數

B=AK+RR為餘數, K為除數想設計一個求餘數電路,但遇到一個問題,用Verilog code來說明一下問題所在,...R 0)?B-K:B;..問題就是, B-K 不一定落在K的範圍,也就是 B-K 有可能... 更多

今日熱門文章 網友點擊推薦!