個人積分：1140分
文章編號：997371
個人積分：19分
文章編號：997406
衝著超微 英特爾要搶回市占率
為了從超微手中搶回部分市占率，英特爾除了積極搶攻利潤豐盈的數位媒體市場而推出新的Viiv晶片組之外，並針對表現最弱的伺服器市場，計畫在二○○七年初推出首款四核心處理器Clovertown。
在一月的拉斯維加斯電子大展上，英特爾的Viiv晶片組（讀音同five）登場亮相，這款新晶片是針對功能接近電視的娛樂型PC，表明英特爾要走進消費者客廳的決心。不過，一些分析師懷疑Viiv能否很快為英特爾帶來大量的銷售和獲利。ThinkEquity分析師羅斯認為，今年內它可能都無法創造真正的獲利。
另外，在上周末英特爾首度介紹四核心處理器。這款新處理器的開發代號為「Clovertown」，在單一封裝上容納四個處理器內核，讓電腦得以更迅速處理資訊或在同時間運作多個應用軟體。然而其耗電率卻大幅低於單核心的設計。英特爾技術長萊納表示，「毫無疑問，市場對多核心處理器的需求正在不斷增強」。
Insight64分析師布魯克伍表示，「從英特爾與超微產品進行比較，英特爾很明顯在伺服器市場上表現最弱，在筆記型電腦表現最強。從此觀點，可以了解英特爾想要盡力縮減該差距」。
超微雙核心產品幫助他們奪走英特爾部分市占率，特別是伺服器市場。根據市調機構預估，英特爾在個人電腦市場上，雖然高占八五％市場，不過伺服器市占率卻滑落到大約七五％或更低。 英特爾最近推出在同一基板的雙核心處理器，取代以往把兩個單核心處理器連接一塊的做法，也被視為追趕對手超微的快速因應之道。
個人積分：19分
文章編號：997414
英特爾和Skype聯手技術合作 旨在開拓雙核用途
日經BP社報道】從事P2P通信軟體開發的Skype公司（現已歸入美國eBay公司旗下），將為配備英特爾雙核處理器的電腦提供最多可供10人同時參加的語音會議功能。過去的人數上限為5人。在英特爾的協助下，針對雙核處理器對代碼進行了優化。希望提高VoIP軟體“Skype”功能的Skype公司與為雙核處理器尋求簡單應用的英特爾在目標上是一致的。
能夠使用該功能的是配備Pentium D、Pentium Extreme Edition和Core Duo處理器的臺式電腦與筆記本電腦。只要作為會議主機的電腦支援雙核技術，就能實現10人同時通話。不過，目前只有Windows支援此功能，不支援同樣配備雙核處理器的iMac。
2006年底還準備向配備英特爾雙核處理器的電腦提供新的免費視頻通話功能。功能的詳情沒有公佈。（記者：淺川 直輝）
個人積分：19分
文章編號：997494
我對這方面了解的不是那麼多
以下所說也許有些錯誤..也請大大幫我修正一下
線路越多越長,所需驅動的電壓就越大,相對於傳輸過程中損耗的電功率就越多
而CPU溫度所反應出來的耗電功率是非常可觀的
所以能縮小設計晶片大小不是沒有理由的
縮小晶片大小相對可容納更多的計算單元
這也就是提升效率的方法..有人會說那放大cpu大小..那這樣就跟上面相衝了
intel積極開發更小製程不是沒有原因的
cpu放大的化還有一個問題.PCB也會有設計上的困難
晶片越小相對的PCB可以縮小.這樣的話電腦的呎寸可以縮小
相對的減薄剪輕就是相對而來的進步..IBM x60的主機板= =真夠小
主機板小還帶來一個好處....散熱快
這是一個真的實際的好處..所以我對x60的設計蠻佩服的= =150頁的報告書
害我看到吐血~~~~真是夠了..不過寫的真的粉詳細..所有的螺絲的拆裝都有說明
扯遠了
縮小線路是一定要做的..PCB ..LCD.TFT.CPU這些都是這樣演進的
當然啦..如果沒有用的這種技術當然不會用到這麼高成本的設備...
65奈米的東西....隨便一樣設備都破千萬
我想沒人會花這樣的錢去作一個.計算機用的計算晶體
不過現代人的要求越來越高
雙核心這個恐怖的運算還是有人喊效能不高提升不多
不是理由的..大家的胃口以經被養大了
遊戲機就是一個粉好的發展史
它是代表cpu演進最好的代表
個人積分：19分
文章編號：997765
【NVSMW】“通往30nm微細化之路” 東芝談浮游柵壽命延續對策
“利用浮游柵突破30nm工藝是第一目標，同時已經瞄准此後的微細化。”在“21th Nonvolatile Semiconductor Memory Workshop（第21屆非揮發性半導體記憶體學會，NVSMW 2006）”首日召開的小組討論會上，就浮游柵型閃存的微細化，東芝發表了上述底氣十足的觀點。
結構和材料的下一階段需要依靠電路技術
東芝2005年開始量產70nm NAND型閃存，“不久即將開始量產55nm產品”（小組成員、東芝半導體公司記憶體業務部閃存業務戰略部主管白田理一郎）。由於眾多與會的閃存技術人員認為“在浮游柵型產品中延續到40nm工藝將非常困難”，因而開頭這番確信能夠延續到40nm的後一代即30nm工藝的講話自然受到了全場的關注。
在能否延續到40～30nm工藝的問題中，眾多技術人員認為最為嚴重的問題是，相鄰單元的浮游柵之間發生電容耦合後，讀取數據時單元電晶體的閾值電壓發生變化的現象。對這個問題，東芝準備採用如下2種手段加以解決：（1）改進寫入方式；（2）通過縮小控制柵與浮游柵之間inter-poly絕緣膜的厚度，減小整個浮游柵的厚度，由此減少相鄰浮游柵的對向面積。採用手段（2）時，可通過控制柵施加給浮游柵的電壓就會降低，為了避免無法對單元電晶體的閾值電壓進行控制，必須採用高介電常數（high-k）材料。
不過，這些並非東芝特有的對策，而是各閃存廠商始終都在加緊開發的手段。儘管該公司並未明確將在什麼地方拉開與其他廠商的差距，不過，白田表示：“僅靠改善單元結構無法達到的工藝需要運用電路技術。”暗示著準備利用電路設計來控制單元電晶體閾值電壓不穩定性等手法，解決上述問題。
與東芝形成鮮明對照的是，南韓三星電子認為必須在40nm工藝中導入SONOS結構，以取代浮游柵。東芝認為由於SONOS的數據保持特性與浮游柵相比處於劣勢，而且尚未確立多值技術，因此從目前來說至少難以應用到30nm工藝。不過，在“IEDM 2005”會議上已經公佈柵長35nm的MONOS型試製示例，預計相關開發將與浮游柵型並行持續下去。（記者：大下 淳一，蒙特裏報道）
個人積分：1140分
文章編號：997934
個人積分：19分
文章編號：997959
個人積分：22分
文章編號：998566
個人積分：3分
文章編號：998605
個人積分：19分
文章編號：998656
