如同所有人或多或少都有其不可告人的丟臉回憶，天底下的任何人、事、物、以及公司，有都有其巴不得瞬間消逝於歷史洪流的「黑歷史」，更何況歷史悠久、這些年來又擠牙膏擠的如此歡樂的Intel。
在2018年5月15日，Intel默默的發表首顆10nm製程處理器Core i3-8121U “Cannon Lake (原名Skymont)”，從僅僅雙核心、15W TDP、基礎時脈2.2GHz (單核Turbo 3.2GHz)，即可知道這是針對輕薄筆電量身訂做的產品，如此「簡約」的規格也隱隱約約聞到「試水溫」的味道。
但很有趣的是，Cannon Lake就此一顆，別無分號。此外，Cannon Lake的核心微架構並非沿用Skylake，而是全新的 ”Palm Cove”，具備以下重要的特色：
指令管線前端「重啟迴圈指令流偵測器 (LSD, Loop Stream Detector)」：原本Skylake擁有最多64個微指令 (uOp) 的LSD，如偵測到反覆執行的迴圈 (Loop)，就將其快取起來，不再勞駕指令解碼器，兼具提昇效能與降低耗電之效，但因「不明的原因 (很可能是重大功能瑕疵)」，Intel將其封印起來，到了後來的Coffee Lake究竟有沒有「解除」，至今也是眾說紛紜。總之，Palm Cove的LSD總算確定是可以用的。
轉譯後備緩衝區 (TLB, Translation Lookaside Buffer) 是記憶體管理單元用於改進虛擬位址到實體位址的轉譯速度的快取記憶體，也被稱為「分頁表轉址快取」。L1指令快取記憶體的4kB分頁TLB欄位，縮小50% (128→64)，不增反減。
因應AVX-512指令集 (對，這是Intel首次將其「下放」到個人電腦產品線) 激增的記憶體頻寬需求，執行單元不僅增補AVX-512、可執行512位元資料寬度的記憶體載入 (之前256位元)，記憶體子系統的載入/回存資料寬度也之倍增。
但即使這個Palm Cove核心乍看之下，規格還不算太差 (或著說改善的幅度也算差強人意)，但當比較同等級Kaby Lake的運行時脈，就知道Intel的10nm製程問題可大條了。更令人感到震驚的是，Cannon Lake執行AVX2和AVX-512的時脈更是低到令人髮指。所以說，Linux大神會抱怨Intel「浪費電晶體亂搞魔法指令集」並不是沒有原因的。
或許這段歷史對Intel實在太過「羞恥Play」，Intel就開始著手進行「毀屍滅跡」的神秘行動。原先還在2020年HotChips 32開心發表Ice Lake-SP時，大刺刺的寫著 “10nm+”。
同場加映：2019年則是長這樣，那時Intel還很樂觀的相信7nm在2021年就可上陣。
但2020年底的架構日 (Architecture)，10nm+就被正名為10nm。等一下，那Cannon Lake用的到底是什麼「製程」？
最後Cannon Lake的Intel初代10nm製程，就這樣莫名其妙的「被自殺」了。這故事實在讓人很想科科笑個不停呀。
