AMD 最新的 Zen 5 處理器架構。
AMD 在今年的 Computex 展上宣布了即將在七月中與七月底推出新一代 Zen 5 架構的 Ryzen AI 300 系列筆記型電腦處理器以及 Ryzen 9000 系列桌上型電腦處理器的消息（請見：【Computex2024】AMD 推出 Ryzen AI 300 系列處理器 以目前最高 NPU AI 算力提供更多行動 AI 效能、【Computex2024】AMD 推出 Ryzen 9000 系列處理器 透過 IPC 提升不僅效能更強更省電），不過在當時並未揭露太多細節訊息。
AMD Tech Day。
而在 Ryzen AI 300 系列處理器即將正式上市的七月上旬，AMD 選擇在美國洛杉磯針對相關技術細節舉辦了 2024 年的 Tech Day 活動，針對這次新推出的 Zen 5、 RDNA 3.5、 XDNA 2 架構做了更為詳細的介紹，陳拔也應邀前往採訪，在這篇中就先來看一下 Zen 5 架構的部分。
更多 2024 AMD Tech Day 新架構發表請看：
【2024 AMD Tech Day】RDNA 3.5 顯示架構解析 師法手機設計大幅提高低功耗效能表現
【2024 AMD Tech Day】XDNA 2 架構解析 以彈性架構與獨特資料格式提供頂尖 AI 效能
【2024 AMD Tech Day】Ryzen AI 300 處理器解析 以完整支援性、強大效能與多樣選擇提供消費者更好 AI PC 解決方案
【2024 AMD Tech Day】Ryzen 9000 處理器解析 不僅性能提升 就連功耗與溫度設定也有感壓制
負責主講 Zen 5 架構新推進的 AMD 執行副總暨技術長 Mark PaperMaster。
首先 Mark 表示，Zen 5 架構跟先前的 Zen 架構相比，有著相當大的領先設計，可以滿足未來幾年 Zen 架構處理器的效能提升需求。
在核心架構部分採用新的基礎設計，透過重新設計的前端（Front-End）以及更高的執行頻寬管線，採用了新的 Fetch-Decode-Dispatch 路徑，在 Back-End 提供更高的 IPC 效能（先前 AMD 官方表示提升了 16%）、並且透過增加快取、執行頻寬與加大通道開口，創造出了猛獸級的執行效能。
這次 Zen 5 架構的微架構設計，首先透過具備先進分支預測的雙通道取指（Fetch）設計，達到降低延遲、增加快取精確度與吞吐量，另外在指令快取延遲以及執行窗口（Execution Window）部分也有所提升，另外在 Decode 部分也採用雙通道設計。
接著在 Dispatch（分派） 以及 Execute（執行）部分，也採用更寬的通道設計，相對於 Zen 4 在每個周期（cycle）執行 6 個 Instruction dispatch-retire 以及具備 4 組 ALU 計算單元，在 Zen 5 架構上直接提升到每個周期可執行 8 個指令，ALU 部分也提升至 6 組，自然在 IPC 效能上有了大幅度提升。另外搭配每周期可執行指令以及 ALU 數量的增加，也加大了 40% 的執行窗口以及 ALU Scheduler 的數量，提供了最高 448 OPS 的處理能力。
接著講到了資料頻寬的提升，主要透過 48KB 12 way 的 L1 快取可在每個 cycle 中提供 4 load 配置，並且將 L1 快取的最大頻寬加倍，來增加資料的提取效率。
另外在資料深度部分，AVX512 指令集支援了全寬 512 bit 的資料路徑設計，並且也增加了通道數，對於遊戲、內容創作以及 HPC 部分提供了更高的數學運算效能，針對越來越吃重的 AI 應用部分也提供了更好的表現。
得到的結果就是讓 Zen 5 架構的平均 IPC 效能，較前一代 Zen 4 架構提升了 16%。
另外在數學加速運算單元的效能表現上，Zen 5 架構也比起 Zen 4 架構在單 Ai核心的機器學習效能上提升了 32%，而在 AES-XTS 單核加密性能上也提升了 35%。
在這樣的效能提升幅度下，Mark PaperMaster 認為 Zen 5 架構透過新設計的數學運算加速單元，足以應對 AI 世代所需的通用運算能力，搭配 AMD 自家的 RDNA 以及 XDNA 架構，提供了完整且足夠的 AI 運算能力。
總結一下這次 Zen 5 架構在微架構上面的提升重點，包括更大的資料頻寬、在取指／分支預測、Execution／Retire、 Decode／Opcache 效能的提升，帶來了整體 IPC 效能的增加。
另外在這次的 Zen 5 架構中，還透過更快速／小型化／低功耗的電晶體設計、運用台積電 3 奈米／4 奈米製程以及模組化設計，提供包括桌上型 PC／伺服器／終端／崁入式等不同設計的處理器更好的效能以及電源效率表現。
而接下來運用 Zen 5 架構設計的處理器包括筆電端的第三代 Ryzen AI 處理器（代號 Strix Point），包括運用了新的基礎設計提供了更好的效能表現，透過兩組獨特的核心叢集配置（一組針對峰值效能進行最佳化，一組針對吞吐量進行最佳化），來增加反應速度以及電源效率，不過透過智慧的分配設計，軟體設計人員並不用針對不同的核心叢集做出不同調整，僅需使用原本的 x86 架構設計就能順利使用。
另外 Mark 也提到了在今年 Computex 展中發表，將在年底開賣的第五代 AMD EPYC 處理器，除了採用 Zen 5 架構外，也提供了最高 192 核心／384 執行緒的配置，搭配台積電 3 奈米／4 奈米製程提供更好的效能表現。另外針對伺服器特殊的安全需求部分，第五代 EPYC 處理器也加入了新的 Trusted IO 功能，在處理器、記憶體、 AI 加速器間的資料交換中加入了加密設計，來提供 AI 運算、模型訓練時更安全的效能運算環境。
至於在接下來的 Zen 架構路線圖部分，Mark 也表示 AMD 仍持續保持在緊湊的開發進度上，在目前 Zen 5／Zen 5c 架構發表的同時，次世代的 Zen 6／Zen 6c 架構也已經在設計中了，將會持續帶給消費者與客戶更新的架構與效能表現。
提升幅度還可以
感謝分享&介紹，提升效率的新處理器不買嗎 
