sw969239 wrote:
你給我的這篇文章內有...(恕刪)
我另外找一篇給你…
https://www.hksilicon.com/articles/1609437
三星採用的是堆核降頻率
華為是用較少的核心但提高頻率
而此核心運用如何的平衡
端看使用單位如何的設計
個人積分：8456分
文章編號：71788653
個人積分：394分
文章編號：71790248
sw969239 wrote:
你給我的這篇文章內有...(恕刪)
就我所知，arm的架構是不能更改的(同架構堆核心是ok的~)，如果改了就不能稱是用arm的a7x或mali，因為arm公司無法把握你更改後的效能是否符合預期，萬一比較差，他無法對其他廠商交代(像高通的soc，他就是拿arm的架構去微調，但是因為調過，所以你看高通他就不會稱他是a7x的架構，而是另外的名稱)
另外像聖大說的，類似arm的設計公司，我猜也是不會含layout，他們通常的驗證方式，大概是發佈在類似fpga的ic(或是ibm 的power ship之類的)上跑testbench，驗證容易且可以模擬效能
我本身是類比的，數位方面只有基礎，以前聽老師說過，像數位layout，比較早期都是工程師自己根據設計routing，工程師能力的好壞，結果差異會很大，而且數位還有時序及glitch的問題，但以公司而言，這樣做很沒效率，故他們在發布新的layout後，會在同晶圓其他地方嘗試各種不同的做法，小到單元件的inverter, nand, xor閘，大到pll, osc,正反器，電容電感等正規元件，都會有一組標準的layout可以套用，這是公司內部的設計，所以當a公司設計的元件，慢b公司0.01us，一個設計上千至萬顆，效能的差異就會逐步擴大出來
