其實這次 Intel ITT 2025 活動的重點，就是放在最新的 18A 製程上，包括筆電的 Panther Lake 處理器跟伺服器端的 Clearwater Forest 處理器都是利用這個製程節點進行製造，所以 Intel 在 Day0 的晚間活動中，利用了相當長的時間來介紹 18A 製程，所以這一篇就來看看這個部分。
更多 Intel ITT 2025 文章：
總覽：
Intel 反攻號角吹響？Tech Tour 2025 活動展示 18A 製程、Fab 52 晶圓廠、以及最新筆電 Panther Lake 處理器！
AI 發展策略
Intel ITT 2025：迎接 Agentic AI 時代到來！新 Intel 正在加速趕上
PantherLake 處理器
Intel ITT 2025：Panther Lake 處理器整體架構解析 以自家 18A 製程達成高效能低功耗的平衡表現
Fab 52 晶圓廠參訪
Intel ITT 2025：最新 Fab 52 晶圓廠參訪 一探 18A 製程的先進製造基地
這個部分由 intel 資深副總裁暨晶圓代工服務總經理 Kevin O'bukley 進行介紹。
Kevin O'bukley 表示，在進入 AI 時代後，對於半導體製造帶來了更多的新挑戰（而且是戲劇化的新挑戰），不光是針對製程部分進行微縮，包括在裝置以及封裝部分也面臨截然不同的架構，這正是 Intel 晶圓製造部門目前正在進行努力轉變的。
Kevin O'bukley 也分享了一些目前在半導體製造上的趨勢，Kevin O'bukley 表示目前運算需求的增長幅度是他在職業生涯中從未見到的，不光是 AI 運算效能，在記憶體連接、網路部分都呈現快速的增長。同樣的成長幅度也在半導體製造設施的投資上出現，Kevin O'bukley 表示目前要開發／建築一座先進晶圓廠需要超過 300 億美元的金額，跟他數十年前進入這個業界時的 100 萬美元相比，可見這個需求的增長幅度。另外在電力需求上也是出現了相當驚人的成長，而且沒有放緩的跡象。
所以挑戰不僅僅是在晶片製造端，也在客戶的設計端出現，隨著晶片功能越來越複雜、運算效能越來越高，所需要開發的成本也越來越高，而為了要解決高性能、多晶片設計所帶來的效能與複雜性，就需要創新的供電與訊號路由解決方案，來達成可以持續增加效能，又維持能源效率的目標。
講完目前的市場狀況，Kevin O'bukley 直接帶到目前 Intel 在晶圓製造部份的策略轉變，不光是在製造的複雜度，也在價值觀上的轉變。Kevin O'bukley 表示過去數十年 Intel 一直專注在把所有功能都放在同一顆 Die 上面的單晶片系統（System on Chip），而現在要轉換成小晶片系統（System of chips，Chiplet），以滿足 AI 客戶的需求。
另外透過可擴展的設計，來因應 AI 運算增長的需求，從上面的圖片中可以看出，從 2023 年到 2028 年，單顆處理器上連接的晶粒數量越來越多、記憶體數量增加，整體封裝尺寸也變得越來越大。
而 Intel 晶圓製造部門具備交付這些產品的能力，透過 EMIB 及 Foveros 等封裝技術，在過去幾年來也一直配合客戶（Intel）提供不同功能對應的產品。
而即將登場的 Panther Lake 筆電處理器及 Clearwater Forest 伺服器處理器也是應用這些技術的最新產品，提供更高的每瓦性能，在更小的面積裡提供更高的核心數量，以及更高的電晶體密度等等，在邊緣運算的產品提供更好的效能以及更低的功耗。而在資料中心部分，再進行高密集度的 AI 工作負載時可以提供更好的能源效率。
而這次 Intel 也分享了更多新技術的細節，包括 18A製程、PowerVia、Ribbon FET 電晶體、先進封裝等，而 Kevin O'bukley 最後也表示，Intel 最新的 Fab 52 晶圓廠早在 7 月份就已經開始運作，而在確保一切都進入穩定且高效能生產後，才在這次的 ITT 活動中宣布 Fab 52 晶圓廠已經全面投入營運（fully operation），這也是目前在美國境內開始運作且生產的唯一一座 2 奈米等級晶圓廠。（目前台積電的亞利桑那廠是 N3 製程，不過也快了....）
接著由 Intel Foundry 負責先進技術項目與服務的副總裁暨先進技術計畫與服務總監 Chris Auth 上台來講一下 18A 製程的重點，包括 Ribbon FET 電晶體以及 PowerVia 背面供電技術。
Chris Auth。
Chris Auth 表示雖然這次 ITT 活動的主角是 Panther Lake 跟 Clearwater Forest 這兩款處理器，但是任何半導體晶片的核心都是電晶體以及互聯技術的結合，而這次這兩款處理器都是建立在 Intel 18A 的基礎上，由 Ribbon FET 電晶體以及 PowerVia 互聯技術組合而成。
首先來看 Ribbon FET 電晶體，Intel 在十多年前導入了 FinFET 鰭式電晶體技術，並且經過許多代的改進，也成為目前業界的標準。不過 FinFET 電晶體的主要限制在於漏電問題，而這個問題隨著微縮製程的縮小而變得越來越嚴重，所以 Intel 導入了 Ribbon FET 來取代它。Ribbon FET 電晶體透過矽薄片以及完全環繞的閘極設計，提供更好的閘極控制能力。另外在擴展性跟設計彈性上，Ribbon FET 電晶體透過可調製的帶狀結構，讓設計師可以進行修改，在產品設計上可以更具彈性，而 Ribbon FET 也將成為未來 10 年 Intel 的半導體晶片基礎。
接著看到 PowerVia 背面供電設計，Chris Auth 表示從積體電路被研發出來之後，電路設計一直都是配置在晶片的正面，不僅提供電力供應，也提供訊號傳輸（上圖左），雖然都是傳遞電路，但是這兩者的設計需求不同，但電源線路需要較粗、電阻較小的電路來將電力傳送到電晶體，但是訊號線路則是需要使用較小的線路來避免干擾，而結合兩者電路的設計，隨著製程縮小面臨越來越多衝突，所以 Intel 推出了將電源線路移至電晶體下方（晶圓背面）的 PowerVia 背部供電技術（上圖右），騰出了正面的空間讓訊號線使用，這使得訊號線路可以稍微分開，減少干擾，間接地提升了電晶體的可配置密度，Chris Auth 表示在這部分可以提升 10% 左右。另外電源線部分，由於移置在背面後具備足夠的空間，可以使用更粗的電路來降低電阻，相對的也就降低了電晶體的功耗約 30%，
不過客戶會擔心使用背面供電會花比起正面供電製程更高的成本，以傳統的設計來說，背面供電設計的確是這樣的。
不過 Intel 的 PowerVia 一開始就針對背面供電製程的成本進行最佳化設計，因為在正面可以使用更寬鬆的間距，在互聯層就可以使用比較便宜的 single direct print patterning 方案，而不是較貴的 multi-pass patterning，在上圖左下角的圖示中可以看出，從 M0 到 M2 的圖案層，Intel 18A 的正面製程不管是光罩數以及步驟數比起 Intel 3 還要少得多，而透過節省正面製程的成本，讓 PowerVia 的技術所需要的製造成本跟傳統正面製程的成本不會相差太多。
而 Ribbon FET 電晶體跟 PowerVia 背面供電技術的結合，就讓 Intel 18A 製程在電源效率上有所提升，跟 Intel 3 製程相比，Intel 18A 製程在相同供電的運作頻率上提升了 15%，晶片設計者可以運用在提升效能或是降低功耗上。而在電晶體密度上的提升來到 1.3X，在相同電晶體數量下，晶片面積可減少 30%。
而目前 Intel 18A 製程已經在 Intel 兩處工廠開始進行製造，一個是開發這個技術的奧勒岡州的 Hillsboro 廠區，一個就是亞利桑那州 Ocotillo 廠區的 Fab 52 晶圓廠，這兩處工廠都會在 2025 年進入大量製造階段 （Volume Production）。
而 Chris Auth 在最後也強調具備革命性 RibbonFET 以及 PowerVia 技術的 Intel 18A 製程將延續 Intel 悠久的製造歷史，並且開啟新的 Intel 下一階段。
講完了 18A 製程的部分，接著是先進封裝的部分，這部分由負責封裝的 Intel 晶圓技術與製造部封裝及測試執行副總裁 Navid Shahriari 上台講述。
Navid Shahriari。
Navid Shahriari 表示目前異質整合技術對於 AI 架構相當重要，而 Intel 在這部分已經在差異化先進封裝技術部分累積了相當多的經驗，並提供了包括組裝、測試、模擬、分析，以及插槽部分的服務能量。
而從過去的多晶片模組、有機基板到 FCBGA，Intel 累積了大量異質整合的能力，並且在近期擴展成一套完整的先進封裝技術（EMIB、Foveros），而在這次推出的 Pnather Lake 處理器上運用了經過驗證的 Foveros 技術，在 Clearwater Forest 處理器上使用擴展後的 Foveros Direct 技術。
首先從 Panther Lake 處理器部分，採用已經開發 6 年的 Foveros-S 封裝技術，利用 4 層光罩技術以 36 微米 FLI 間距（FLI pitch）的矽中介層配置來降低成本。Navid Shahriari 表示 Intel 已經利用這個技術，在多處工廠出貨了將近一億個單元，並且提供了相當高的良率跟穩定性。
而在 Clearwater Forest 處理器部分，以驗證的部分採用更為先進的第三代 EMIB 封裝技術，採用 45 微米的 Die to Die 晶片互聯技術來增加連接效率，透過崁入在基板中的單晶矽橋接器進行晶片間的互聯，目前 Intel 在 EMIB 部分有三座以上的工廠具備量產能力，已經出貨了超過 2000 萬個單元。
而在稍晚 Clearwater Forest 處理器也將會以更先進的 Foveros Direct 技術進行封裝，Foveros Direct 採用 9 微米的銅對銅混和鍵合能力，以半光罩技術利用矽中介層進行組合，是目前 Intel 先進封裝中密度最高的技術，功耗也是最低的，降低到每 bit 0.05pJ。
而 Navid Shahriari 也提到了 Known Good Die（KGD，已知良好晶粒）的概念，要整合多個晶片、堆疊甚至是高頻寬記憶體，KGD 相對來說就顯得相當重要，Intel 在這部分具備了良好的單晶粒／堆疊測試能力，在封裝到基板上前就先進行確認是否為良好的堆疊。
而最後 Kevin O'Buckley 再度上台進行總結，表示 Intel 這次展示了在晶圓製造部份的創新技術，包括 RibbonFET、PowerVia、先進封裝技術等等，對這些創新技術 Intel 感到相當自豪，但是 Kevin O'Buckley 也承認 Intel 目前最重要的就是重拾客戶的信任（真的很老實），希望消費者走進產品零售商，購買實際使用這些技術製造的產品時，可以相信 Intel 這些技術可真的帶給消費者所期待且可以預測的性能表現，而 Intel 目前正在為這個目標努力中。
感謝分享&介紹，go go intel 衝呀 
